nios II

[sp]

okok,, i entender u. ...

ahora mi pregunta vuelve a la pregunta i pedir previamente ....

para uC, PIC, FPGA / CPLD ...todavía podemos controlar los pines de salida, utilizando el código que escribimos (VHDL: a <='1 '... tenemos alta tensión en la clavija tht partcular )....pero en este alto nivel como la Nios cosa ...b no nos puede hacer un alfiler para alta tensión ¿no?? .. como un LED de iluminación ...derecho ...

esto es como en condiciones normales de PC ...somos capaces de leer el teclado presionando "utilizando el" scanf "en lenguaje C ...n la línea de impresión en el monitor utilizando el "printf" ..

pero realmente no necesita saber cualquier momento o nivel de voltaje tht que tener a la salida / entrada a la salida / entrada de pines ..que realmente no necesitan conocer la forma en que el "printf" función de control de la pantalla VGA a la línea utilizando el printf para el monitor,, verdad? ...

por lo que esto es como en la Nios? ..somos capaces de hacer un mayor nivel de cosa, pero haciendo una clavija de salida de alta tensión no es posible más ..el LED de iluminación también se puede hacer ya no ??...

gracias ...

recuerdos,
sp

 

[cube007]

sp escribió:

para uC, PIC, FPGA / CPLD ...
todavía podemos controlar los pines de salida, utilizando el código que escribimos (VHDL: a <='1 '... tenemos alta tensión en la clavija tht partcular )....
pero en este alto nivel como la Nios cosa ...
b no nos puede hacer un alfiler para alta tensión ¿no?? .. como un LED de iluminación ...
derecho ...

 

[sp]

okok, gracias x 30 ....o debo comenzar a otro puesto de manera tht i puede pulsar el botón ayudado? ..

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sonreír" border="0" />i haber pocos pregunta ...

1.el taco es diferente entre los 3.3V y 5V prototipo de conectores de la Nios bordo? ..taco es la diferencia? ... esta es la lógica de alta tensión de valor ¿no? ... pero sobre todo dispositivo externo tht poder utilizar la alta 5V como también poder ver la alta 3.3V como derecho?como ahora el exterior de dev IC VIH (el nivel de voltaje más bajo posible tht todavía se considera alto) es 1.XXV ...utilizando el prototipo de 3.3V conectores normales de CI es aún bien ..verdad?

2.i si no quieren despertar la Nios en mi tablero, i sólo tiene que borrar todo el contenido del flash ...i cuando el poder de la junta, loonger nios no se despertará derecho ??...
entonces puedo poner mi código HDL (después de síntesis n convertido a archivo flash, por supuesto) dentro de n cada vez que el flash i el poder a la junta directiva el FPGA APEX tendrá el diseño que he creado ...¿Puedo?CPLD el programa de configuración del controlador de flash wadever contenido a la FPGA?

Quiero hacer como tht i desea utilizar la gran cantidad de recursos en la APEX para mi otro sistema digital de diseño ...i tener un FLEX10K20 ...n muy poco no Enuff gran diseño para mi lo que me estoy pensando en usar esta placa ...

gracias ...

Cordialmente,
sp

 

[cube007]

Lo sentimos, no sé los detalles de su tarjeta.Antes de conectar algunas cosas al prototipo consultar los esquemas de los conectores de su tarjeta.S que el trabajo duro, pero el plan está lleno de información que necesita cuando se utiliza sobre todo cuando la placa de conexión propio hardware.

El flash tiene la configuración de la FPGA (Nios) y el código del programa,
de modo que cuando el borrado de todo el flash de la FPGA ganado no se configura.Puede utilizar el flash como la que escribió su propio vaivén HDL.Echa un vistazo en el manual de usuario de la tarjeta.Las diferentes partes de flash se describen allí.