VHDL y Verilog

[verma.ind]

¿Se puede escribir de diseño tanto en Verilog y VHDL significa que un módulo de diseño en Verilog y otros en VHDL?¿Será posible?
¿Podemos sintetizar este tipo de diseño?

Gracias

 

[aji_vlsi]

verma.ind escribió:

¿Se puede escribir de diseño tanto en Verilog y VHDL significa que un módulo de diseño en Verilog y otros en VHDL?
¿Será posible?

¿Podemos sintetizar este tipo de diseño?Gracias

 

[omara007]

verma.ind escribió:

¿Se puede escribir de diseño tanto en Verilog y VHDL significa que un módulo de diseño en Verilog y otros en VHDL?
¿Será posible?

¿Podemos sintetizar este tipo de diseño?Gracias