verilog funciones

[sree205]

¿Es posible sintetizar las funciones en verilog?

 

[bangash]

pero u necesidad de contar con cabecera para que

 

[quan228228]

sí.

David

 

[sree205]

U puede dar un ejemplo de eso?estoy preguntando esto, prima en una conversación anterior sobre las tareas y funciones, el debate no es concluyente.

http://www.edaboard.com/viewtopic.php?t=138121&highlight=functions

Funda de implementaciones paralelas que se realizan en un bit por bit de base, las funciones pueden ser muy útiles con los bucles while.por lo tanto, esta cuestión.

Gracias.

 

[yuenkit]

es sintetizable.

Sin embargo, él no cierre u GIV (porque la función no almacenar el valor anterior).
aunque no contienen el código U-completo del caso si la declaración, u aún cannt obtener un pestillo

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sonreír" border="0" />

 

[jjww110]

Sí, por supuesto, pero su función debe ser escrito usando la sintaxis de sintetizable!!