Verificación: SystemVerilog

[thinkver]

over e
(aka Specman) when clearly there are very few who believe that SV is more effective than e and so many who think the opposite?

¿Por qué las empresas elegir e SystemVerilog
más (alias Specman) cuando claramente son muy pocos los que creen que la SV es más efectiva que la electrónica y muchos que piensan lo contrario?Es SystemVerilog e ir a patear fuera del juego?Es realmente mejor que e SV? Lea aquí acerca de la Batalla de los Mundos

--
vínculo no funciona?ir aquí - http://www.thinkverification.com

 

[pini_1]

Para mí, C es un sistema grande, libre y hardware de alto rendimiento con el simulador de C como una verificación del motor ....
http://bknpk.no-ip.biz/First_SCV/aisTB.html

 

[jbeniston]

SV ganará, ya que no vinculada a un solo fabricante y también se ocupa de la síntesis cuestiones.

 

[ljxpjpjljx]

SC es la tendencia futura!

 

[thinkver]

He añadido un rápido tutorial sobre cómo realizar las manipulaciones en el método electrónico y SV.
SV y son totalmente diferentes e idiomas.Sin embargo, desde el entorno.desarrolladores a menudo necesitan para realizar tareas similares, independientemente del idioma elegido, es interesante comparar los fragmentos de código que implementan la misma funcionalidad.

haga clic aquí

o ir directamente aquí --
http://thinkverification.com/index.php/tutorials/45-specman/102-method-manipulation-in-e-and-systemverilog.html

Yaron
ThinkVerification.com