valor por defecto de alambre en Verilog = 0

[ashgun]

Hola a todos necesito algo de información para hacer el valor por defecto de "alambre" en verilog a 1 o 0 según sea necesario y después de que siempre que sea necesario cambiar su valor.¿hay alguna manera de hacerlo.

 

[rsrinivas]

ur si la orientación
de la FPGA es posible.
sólo cuando se dan los valores u declararlos.
como una variable interna
reg a = 0;

 

[echo47]

doesn't have storage, so an initial value wouldn't make much sense.

A Verilog no tiene alambre
de almacenamiento, de modo que el valor inicial que no tiene mucho sentido.Si no conducir un cable de forma continua, su valor será 'z'.
initial value, as rsrinivas described.

En 2001 Verilog puede especificar un valor inicial de registro,

tal como se describe rsrinivas.Sin embargo, algunas herramientas de síntesis no la apoyan.

 

[anantha_09]

No estoy seguro exactamente pero u puede forzar el valor mediante el uso de algunos condicionales que coinciden con su requisito de diseño.