SystemC

A

alieeldin

Guest
He Spartan3 FPGA Starter Kit
Quiero usar SystemC Pero no sé cómo bigin i
Yo quiero por favor cualquier libro o Toturial y el programa que uso, ...........
gracias por cualquier ayuda<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
 
Lo que usted necesita es un libro!
SystemC Primer J. Bhaskar.
No sé si se puede sintetizar el diseño ur codificadas mediante SystemC.
Sólo Synopsys DC apoya la síntesis SystemC!!

 
nand_gates escribió:Sólo Synopsys DC apoya la síntesis SystemC!!
 
jimjim2k escribió:nand_gates escribió:Sólo Synopsys DC apoya la síntesis SystemC!!
 
Agility Compiler

SystemC comportamiento Diseño y Síntesis

El compilador de agilidad presta servicios de diseño de comportamiento y de síntesis para SystemC.Se trata de una solución única para el diseño de FPGA y ASIC / SoC de prototipos.Los primeros modelos TLM puede ser rápidamente se dio cuenta de que trabajan en la obtención de parámetros de diseño de silicio precisa y RTL para el diseño físico.Destacados
Pure SystemC sin restricciones de propiedad o anotaciones de
Genera automáticamente IEEE VHDL y Verilog RTL
Genera automáticamente netlists FPGA incluido Stratix II y Virtex 4
Síntesis de apoyo para múltiples dominios de reloj
Síntesis de apoyo para múltiples bloques y sin limitaciones de tamaño deDocumentación
Agilidad compilador Datasheet
Descripción de la tecnologíaMejores diseños más rápidamente,

Especifique, diseño y modelo en SystemC
Sintetizar los modelos de alto nivel directamente en FPGA para la verificación o la RTL para ASIC flujos usando la industria de la s C más maduro síntesis de la tecnología de
Modelos de sistemas de silicio anterior

Conecte el nivel del sistema electrónico con el diseño de los flujos físicos utilizando el compilador de Agility
Aplicar modelos de nivel de transacciones (TLM) se describe en SystemC de silicio en el trabajo mucho antes en el flujo de diseño.Esta capacidad no se limita al bloque pequeño, simple o diseños de dominio único reloj.
Administrar la complejidad y reducir el riesgo

Utilice SystemC para desarrollar sistemas que utilizan el diseño en capas y el nivel de transacciones técnicas de modelado
Reducir el error con un lenguaje común para la especificación a través de la aplicación
Mantener el banco de pruebas y compartir código, las bibliotecas y los modelos de sistema con todos los miembros del equipo de diseño de la especificación a través de la aplicación.
Permitir que el equipo de diseño

Exploración rápida de arquitectura en SystemC con la aplicación directa de modelos de alto nivel y de complejos algoritmos
Sistema de verificación de alta densidad de arquitecturas reconfigurables
Un lenguaje común y la fluidez de la aplicación
Un fácil utilizar el entorno de diseño.

 
Me temo que esto es sólo una síntesis de comportamiento!y no la lógica y síntesis física!

 
¿Puede alguien de control de Moderadores cuántas personas "mhamini" ha ayudado a
porque parece que es spam en todo el foro ....

Información aquí contenida es para ser compartido con otras personas de otro modo, no publiques esos puestos, pero sólo lo que se puede publicar aquí.

Por favor deja de responder: "Give Me You correo, etc, etc .."

recuerdos

Maxer

 
i por favor, quiero un vínculo abajo para cargar cualquiera de este programes

 
¿puede alguien decirme el enlace para el libro-e de imprimación SystemC ...o por lo menos dime cómo programar en SystemC

 
vas a utilizar SystemC en el diseño de RTL o de cualquier programa de procesador de núcleo que viene con Xilinx como Picoblaze o estas cosas?

 
Hago programa muy sencillo de SystemC y construirlo
pero no puedo convertir el cpp a VHDL archivo
por favor, cualquiera que utilice aprogram convertir enviar a mí o cualquier otro uso systemcrafter por favor dígame cómo lo puedo usar

gracias por cualquier ayuda

 
alieeldin escribió:

Hago programa muy sencillo de SystemC y construirlo

pero no puedo convertir el cpp a VHDL archivo

por favor, cualquiera que utilice aprogram convertir enviar a mí o cualquier otro uso systemcrafter por favor dígame cómo lo puedo usargracias por cualquier ayuda
 
Por favor, déme el enlace de SC2V (OpenCores nota sitio cerrado)
y me da en los pasos de cómo lo puedo usar
gracias

 
alieeldin escribió:

Por favor, déme el enlace de SC2V (OpenCores nota sitio cerrado)

y me da en los pasos de cómo lo puedo usar

gracias
 
omara007 escribió:alieeldin escribió:

Por favor, déme el enlace de SC2V (OpenCores nota sitio cerrado)

y me da en los pasos de cómo lo puedo usar

gracias
 
jimjim2k escribió:Hola¿Qué usted piensa sobre el valor sc2v frente v2sc?Creo que v2sc es un tema más atractivo.tnx
 
puede utilizar cualquiera fronm Cynthesizer diseño de sistemas zforte o suite de DK Coware ..

 
omara007 escribióCita:

jimjim2k escribió:

Creo que nadie quiere ir de Verilog a SystemC ..
mientras todo el mundo está buscando una puerta de síntesis para SystemC ..
 
Cita:

no está seguro si es una buena idea a puerto a SystemC??
 
SystemC es una buena lengua para nuevos proyectos, con un enfoque de arriba hacia abajo.Sin embargo, si usted tiene que mezclar algunos bloques existentes de propiedad intelectual, prefiere tratar SystemVerilog.Este último es más adecuado para una metodología de abajo hacia arriba.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top