SRAM desajuste par diferencial?

K

Koka

Guest
Hi ~
¿Alguien puede ayudarme a esto?En mi diseño refernce banda prohibida, la SRAM se utiliza para forzar 2 nodos en el nivel de tensión idénticos.Sin embargo, en mis datos de silicio, la aportación negativa tiene ~ 100mV desviación medida de oblea entera (> 100EA dados), pero nodo de entrada muy positiva ha convergido aparición de tensión y que está cerca de resultado simualtion.La salida bandgap parece funcional en temp differet que probé.No creo que se trata de falta de coincidencia entre los pares de entrada, ¿alguien puede tener un comentario al respecto?gracias!

 
¿Por qué medida las entradas de SHIFT en lugar de la tensión de salida gap.Usted puede introducir una capacidad adicional o de resistencia de entrada del multímetro conectado a tierra en este nodo.Como resultado, usted puede medir el valor incorrecto.La razón de que puede ser diferente: multímetro introducir la corriente de fuga adicional en el nodo de referencia clave bandgape.Capacitancia parásita puede hacer que la inestable y badgap oscilará.

 
Paris entrada Gracias ~ El negativos y positivos son mis nodos de referencia, la razón para hacer esto es para ver si el nivel de tensión es correcta o no.El voltaje de salida de la banda prohibida se ve correctamente, pero los nodos de referencia que me confunde!Si la variación de entrada de N fue presentado por R parasitarias o C durante la medición, debo ir a ver la apariencia similar desde la entrada de P también?Pero esto no es cierto.

 
¿Qué es el consumo actual de su banda prohibida?¿Qué es la relación de transistores bipolares (incluyendo tanto actuales y de zona)?

 
El consumpation actual es ~ 159uA, este valor es cercano a mi simulación.La relación de transistor bipolar es 16:2, la zona de emisor es 10umX10um amplia para cada BJT parasitarias, y el flujo de corriente es de ~ 16uA.Por cierto, si R parasitarias y C es la razón, debería ampliar el tiempo de prueba para ver el resultado de nuevo?(los resultados del análisis se deriva de un equipo de prueba de clasificación automática por oblea).

 
El consumpation actual es ~ 159uA, este valor es cercano a mi simulación.La relación de transistor bipolar es 16:2, la zona de emisor es 10umX10um amplia para cada BJT parasitarias, y el flujo de corriente es de ~ 16uA.Por cierto, si R parasitarias y C es la razón, debería ampliar el tiempo de prueba para ver el resultado de nuevo?(los resultados del análisis se deriva de un equipo de prueba de clasificación automática por oblea).

 
Puede simular su esquema bajo su condición de prueba.Añadir adicional 10-20pF para el cableado, de 50 pF para el probador de capacitancia de entrada y 10M probador de resistencia de entrada.Todos estos valores no muy precisos, pero razonable.Usted puede ver los resultados de simulación de canal.Puede ser que le ayudará a comprender el medio ambiente puede afectar a las pruebas de resultado de la medida o no.
Buena suerte

 
Koka ... Estoy interesado en su diseño y análisis del problema!¿Podría agregado el esquema de aquí?<img src="http://www.edaboard.com/images/smiles/icon_eek.gif" alt="Shocked" border="0" />
 
Creo que la medición de valor poco probable error a fin de lograr mayor.
agregar la parasitarias pruebas, resimulating y me dijo que su simulación resoluts
Pls añadir su esquema.

 
Esto debería ser un resultado común, un resultado inferior al 10% de variación aquí.
Se puede culpar a la pendiente de dopaje, o una mayor desviación de la resistencia que eligió, o amplificador de compensación.
BTW, ¿hizo estas resistencias relación basada en un cierto tamaño de la unidad??

Recuerdos,

 
Hola a todos ~
Gracias por su ayuda para mi caso.Hasta ahora he cierta preocupación para adjuntar el esquema de este gap.Por cierto, la relación de resistencia es 9.4/2um N Poly RPO resistencia para cada segmento, y que están conectados en serie para una mayor resistencia de diseño entre los dígitos.Ahora estoy tratando de hacer el "tiempo de espera" más tiempo durante mi prueba.Básicamente, de acuerdo en que algunos parásitos C y R se presentó durante mi meansuremnt.Me gustaría a ver las noticias positivas.También le hará saber que más tarde.

 
Amplificador debe mantener los dos nodos en el mismo potencial. Si los nodos son diferentes, entonces Ganancia de baja frecuencia de la SRAM no es muy alta. La otra razón podría ser las dos BJT no se han emparejado y que conduce a VBE desajuste.

 
Hola
Creo que debe ser cuidado
1.diseño de banda prohibida tiene buena tierra, y VBG voltios = "Usted resultado de simulación"

2.Mismacth entrada de la OPA, se pueden encontrar "informe desajuste dispositivo de TXmc
UXC ..y usted puede encontrar desfase dependen de esta entrada de par W / talla L
(usted no puede encontrar por HSPICE) otra de las causas por falta de coincidencia body_effect
de qué tipo es su par de esta entrada??

Usted puede encontrar hablar de papel, falta de coincidencia acerca de diff_pair, si usted puede hacer
VBG está bien seguro (uso de sonda activa) entonces usted puede rastrear su CKT ..
que yo sepa .25 desajuste proceso de OPA um .. suelen ser pequeños

deltaVt = A / ((WL) ^ 0.5)

A = 8,11 3,3 NMOS UXC .25 proceso de datos de diseño de um
7,09 = 3,3 OGP
= 5,16 2.5v NMOS
= 4,819 2.5v OGP

 
Hola, Andy2000!
Usted debe especificar las unidades en la expresión.
W, unidad de L es "um"
unidad deltaVt es "MV"

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top