Si se reduce freq CLK, parpadea ...

[mandar_mahajan]

Hola a todos, estoy usando P89LPC938 con freq reloj interno de 7.37MHz.
Y la interconexión de un plano trasero desnudo 4 * 13 segmentos de la misma.

Mi objetivo es reducir el consumo de corriente para prolongar el uso de la batería.
Así que he usado el reg DIVM de ella.El uso de este por las corrientes de las gotas de 2 mA (DIVM = 1), 4 mA (cuando DIVM = 4).Sin embargo, la pantalla comienza a parpadear ...
No sé por qué ocurre esto.Estoy mostrando mi valor, mientras que en la ADC (1)
después de cada 300msec.

Todas las notas para mejorar mi comprensión sería de gran ayuda para mí.
Gracias!

 

[FVM]

Al parecer, usted tiene que ajustar la frecuencia del mux pantalla.La respuesta está en el código.

 

[mandar_mahajan]

Hola FVM,
No entiendo el punto UR.He cambiar los valores del temporizador de recarga en consecuencia.

 

[snafflekid]

Cada dígito de la pantalla está conectada a un controlador de pantalla único para un breve período de tiempo a través de un multiplexor de señal.Un multiplexor de señal se conecta cada dígito para el controlador de pantalla de forma secuencial que suele ser más rápido que la percepción visual.Cuando se le bajó la frecuencia de reloj, se redujo la velocidad que los ciclos de multiplexor para cada dígito y ves que parpadea.

 

[mandar_mahajan]

Si este es el problema yo estoy enfrentando.
Lo que he hecho como una solución es poner algunos filtros para mostrar el contenido de ADC.
Esto se traduce en abrir y cerrar sólo cuando el no está cambiando, de lo contrario sigue siendo constante.

Cualquier otra solución??

Recuerdos
mandar