secuencia aleatoria

[kumar85sunil]

plz alguien puede decirme cómo generar otros Pesudo secuencia aleatoria a continuación LFSR:?:

 

[abhikohli]

En la que Lang?U Si desea para la simulación y el uso u verilog puede utilizar la función, etc $ azar.R función similar disponible en SV y SC, etc (no se puede utilizar en RTL)

 

[kumar85sunil]

gracias

¿Qué es i sv estoy trabajando con VHDL can u tell me a generar siguientes al azar en VHDL

 

[abhikohli]

VHDL no es compatible con números aleatorios como tal.U've opciones muy limitadas para la generación de números aleatorios en VHDL.(Tal vez la única característica que verilog resultados sobre VHDL

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

)

1) Como u've mencionado, utilice un LFSR.
2) Utilice FLI importar la función aleatoria de algún otro idioma.
3) Escribir una algoritmo de generación de números aleatorios en VHDL.(Yo no conozco a ninguna)
4) Utilizar un algoritmo escrito por otra persona.

I belive opción 4 de sonido más adecuada.U ¿Puede Google alrededor para encontrar algunos.
A los pocos buenos se pueden encontrar en:

http://www.opencores.org/projects.cgi/web/rng_lib
(A lib num aleatorios para VHDL)
http://www.opencores.org/projects.cgi/web/gh_vhdl_library/overview
(A lib genéricas también contiene rand GEN)

Espero que te ayuda.
BTW SV significa Sistema de Verilog.