RTL Verificación y preparación Testbench

[Vishwa]

Hola

¿Puedes por favor hágamelo saber cómo escribir testbanches y verificación de código RTL.

Si cualquier material disponible, por favor hágamelo saber.Gracias,
Vishwa

 

[semi_jl]

Hola, Vishwa,
Creo que se puede utilizar algunas herramientas EDA, como formalidad para la verificación, y Tetramax para el patrón de prueba.

 

[Gliss]

La formalidad es para el control de la equivalencia.Tetramax es para la generación de un patrón de prueba.El controlador de banco de pruebas se suele escribir con la mano.Esto se hace en Verilog o VHDL.Un texto de HDL debe introducir al menos de los idus de bancos de pruebas.

 

[test_out]

¿Alguien puede decirme las maneras de escribir un banco de pruebas eficaz?

 

[joe2moon]

Una buena referencia.
- Http://www.edaboard.com/viewtopic.php?t=160650&highlight=writing
-------------------------------------------------- -------------------------
Título: testbenchs escrito 2 ª edición (I resolver el problema)

Bancos de pruebas de escritura (http://www.janick.bergeron.com/wtb/)
-------------------------------------------------- -------------------------

 

[sarath51]

buscar en este foro hay de mateial

 

[Thomson]

También puede hacer referencia a la web: www.verificationguild.org presidida por el autor de la escritura Testbench.Por supuesto que hay un montón de discusiones allí, que puede utilizarse una advertencia!Sin embargo, usted deberá elegir un esquema suitble de acuerdo a sus recursos actuales / proyecto / y otras cuestiones conexas!Buena suerte!

Thomson

 

[Atuo]

Hola,

pls leer el "bancos de prueba de escritura", y libro muy bien de usted preguntas.

Gracias.

Lsong

 

[love2read]

He leído el libro y me ayuda!!