realmente no hay diferencia entre declaración y asignación en la aplicación de peine lógica.
El único demérito de declaración es la siguiente: 1995-la antigua sintaxis de Verilog es fácil de inferir no deseados pestillo.Pero las nuevas 2001-sintaxis eliminar este déficit.
En cuanto a un aspecto
del diseño, la aplicación también aspecto, ninguna diferencia.
Incluso simulación, no hay diferencia de velocidad también.
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.