Puerta de nivel de potencia Estimación - Interfaz de Synopsys PLI

[anwayy]

Cualquier persona que utilice
la PowerCompiler Synopsys junto con VCS para analizar el poder?
Tenemos que instalar y configurar la interfaz PLI primero.Dos archivos se necesitan libvpower.a ---- vpower.tab y,
a la derecha!
Estoy tratando de hacer esto bajo entorno Linux, pero no hay libvpower.a archivo para Linux,
lo que significa que sólo el archivo de HPUX, Sun y Solaris OS está ahí.Entonces, ¿cómo puedo hacerlo?Alguien me diga.Gracias!

 

[Roli]

A pesar de ser muy muy tarde (4 años ...), estos PLIS Synopsys se pueden encontrar en cualquier distribución Synopsys DC.

Sí, ahora hay disponible!
Por ejemplo - en 2004 Synopsys DC suite:

./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-aix64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-aix64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-amd64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-amd64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp32/libvpower.sl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp32/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp64/libvpower.sl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-hp64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linux/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linux/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linuxipf/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-linuxipf/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so.mti
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-rs6000/libvpower.so.vxl
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparc64/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparc64/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparcOS5/libvpower.a
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/lib-sparcOS5/libvpower.so
./syn_vV-2004.06-SP2/auxx/syn/power/vpower/vcs/vcs.sample/vpower.tabPaso a paso la metodología descripción
(se puede hacer con el simulador de DC
& ONLY!)
============================

1.Con DC (SAIF de generar RTL, y también una síntesis PP):
cierto conjunto power_preserve_rtl_hier_names
analizar formato Verilog MyDesign.v ()
elaborar MyDesign
vínculo
rtl2saif-output MyDesign_fw.saif diseño MyDesign
create_clock nombre-CLK-100 período
uniquify fuerza
compilación map_effort alta
change_names normas de jerarquía verilog -
escribir
en formato Verilog-jerarquía-de salida MyDesign_syn.v
escribir
en formato db-jerarquía-de salida MyDesign.db

--

2.Con DC (sintetizado PP convertir el archivo a SAIF):
[...read_lib [technology.db] ...]
lib2saif-output MyDesign.saif MyDesign.db

Nota:
En la puerta
de nivel utilizando metodología SAIF, el planteamiento de anotación archivo
sólo es necesaria si se captura el estado y la ruta de acceso
que dependen de
cambiar de actividad.Su tecnología de la biblioteca ha de estar caracterizado por
el estado y la ruta-dependiente (SDPD) de energía si desea capturar el estado y
ruta de acceso
que dependen de la actividad de conmutación.

Por lo tanto, si su tecnología de la biblioteca no se incluye la caracterización de
el estado y la ruta dependiente de poder, no puede utilizar "lib2saif».

--

3.Enlace su simulador (por ejemplo - NC-Verillog) a Synopsys PLI "libvpower":
ncverilog ncaccess r loadpli1 = $ $ SYNOPSYS/auxx/syn/power/vpower/lib- ARCO / libvpower.so: saifpli_bootstrap
r ncaccess [archivos]

--

4.Con Simulator:
SAIF cargar estos archivos generados en el archivo de prueba, usando el "read_lib_saif $" & $ read_rtl_saif comandos, y generar una actividad de conmutación SAIF:

Detalles:
Ahora, después de la vinculación, esta ILP le permite realizar las siguientes tareas Verilog sistema (en su banco de pruebas):

/ / leer la biblioteca (sintetizado diseño) Saif archivo
$ read_lib_saif ( "MyDesign.saif");

/ / leer el diseño (RTL convertir a Saif) Saif archivo
read_rtl_saif $ ( ". / MyDesign_fw.saif", "MyDesign_tb.uut");
[
donde su "MyDesign_tb.uut" es su nombre de instancia en virtud del DUT "MyDesign_tb" banco de pruebas del módulo.A saber:

MyDesign_tb módulo;
reg clk;
MyDesign UUT (/ / diseño de los puertos); / / DUT instanciación
siempre # 50 clk =! clk;
...
...
endmodule
]

/ / =
SI supervisar puertas para grabar alterna
$ set_gate_level_monitoring ( "ON");

/ / especificar parte del diseño para el que se recoge información alternar - para todo el diseño de uso UUT_DESIGN
$ set_toggle_region ( "MyDesign_tb.uut");

/ / iniciar la grabación alternar
$ toggle_start;

....
estímulos ..
....

/ / hacer alternar la grabación
$ toggle_stop;

/ / escribir un archivo de atrás Saif
$ toggle_report ( "MyDesign_bw.saif", 1.0E-9, "MyDesign_tb.uut");

Ahora usted tiene la actividad de conmutación de archivo *. Saif Potencia Informe.

--

5.Con DC - informe de potencia:
cierto conjunto power_preserve_rtl_hier_names
read_db MyDesign.db
read_saif insumos MyDesign_bw.saif-instance_name MyDesign_tb / UUT
report_power==================================

Nota:
Creo que esta cuestión es lo suficientemente importante como para volcar hasta que, incluso después de 4 años ......
Porque permite obtener la actividad de conmutación de simulador, y luego *. backannotate la salida de Saif al simulador PrimePower, o PowerCompiler, o incluso DesignCompiler - para obtener el poder de estimación.

 

[win3y]

Gracias por publicar
W3Y