puerta de conductor con el tampón de inversores

[aborigini]

Hola a todos,

Estoy diseñando una etapa de salida para la clase d amplificador.Estoy utilizando buffer de inversores.No estoy seguro del tamaño de los inversores.¿Cuál es la relación entre la PMOS y NMOS debe ser?
Estoy usando disminuyendo factor de 3.

También añado un tiempo muerto a la señal y crea distorsión y disparar a través de actual.Cualquier persona puede ayudar?

Muchas gracias.

 

[shaikhsarfraz]

Hola,
Si usted está tomando disminuyendo proporción de 3 thats ok, de todas formas que depende de la cantidad de transmisión de corriente que desea en la salida.

En cuanto a lo que debería ser la relación de los transistores NMOS y OGP, deben ser optimizados como por su exigencia, como si quiere aumentar la igualdad y la caída del tiempo, o si desea más pequeño retraso.