Problemas de LVS

A

arizona999

Guest
trató de usar LVS función en C (a) pendencia, pero no pasar.
El error es como si yo no puede crear el archivo de netlisting extraídos y esquemas:

Correr artista netlisting plana ...
Warning: Invalid vista de la célula - 0 (desconocido)

¿Algún cuerpo tienen este problema antes?Por favor, dígame cómo resolverlo.

Muchas gracias.

 
¿Por qué no usar Drácula o de otras herramientas? Es una herramientas más profesionales que Cadencia en LVS.

 
Chicos,
Drácula es el que usted está haciendo LVS en C (a) dencia ...

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />
 
No llores, Es mi culpa.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sonreír" border="0" />Arizona, lo has hecho?

 
flyankh escribió:

No llores, Es mi culpa.
<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sonreír" border="0" />

Arizona, lo has hecho?
 
¿Está utilizando herramientas divaLVS?¿Ha comprobado la variable de entorno CDS_Netlisting_Mode?

 
Si utiliza divaLVS, ¿tiene usted la ivpcell o auLVS y algunas otras células para ver LVS en su correspondiente NMOS OGP puntos de vista, debería no sólo una OGP / NMOS símbolo y espectro.visitas de especias.

Si usted genera analógico / digital netlist, debe establecer la CDS_Netlisting_Mode para generar m = m o no es eficaz.

 
Por favor, compruebe el archivo. simrc en su área.Creo que usted no haya incluido el nombre de vista cuya netlist desea producir.

 
Yo uso layoutPlus para hacer el diseño, no sé si es Drácula o davaLVS, quien me puede decir que para probarlo?Soy un alumno nuevo en esta área.

Muchas gracias.

 
La herramienta de verificación es diferente de la herramienta de diseño.Drácula se puede ejecutar con una entrada independiente GDSII.

Si está utilizando "Verificar / Extracto de ..."y "Verificar / LVS ..."menús para hacer LVS, está utilizando la diva.

 
Les puedo decir un método, pero no estoy seguro de que es útil.En primer lugar, se simula su schmatic por el espectro.A continuación, cambie simulater a hspiceS, y ceate un netlist.A continuación, volver a la simulater espectro, y la receate netlist.Después de hacerlo, puede ejecutar su LVS de nuevo.¡buena suerte!!

 
Yo tenía el problema similar.Ha establecido la variable de entorno "CDS_Netlisting_Mode = Devices" ya resuelto el problema.Si está ejecutando el diseño digital, ajuste el modo a Digital.

Esperemos que puede ayudar un poco.

Buena suerte!

 
Las palabras "analógico" y "digital" a veces se confunden en términos de divaLVS.De hecho, CDS_Netlisting_Mode se debería establecer en analógico, si el esquema se construye con analogLib biblioteca.Se debe ajustar a Digital o cadena nula si la muestra de la colección se utiliza en lugar de analogLib.

 
En primer lugar, debe identificar lo que a nosotros "Kit de diseño" que está utilizando.Si usted es de la universidad, supongo que usted tiene cualquiera de CDK NCSU o cadencia PDK.Para NCSU CDK, antes de llegar LVS, que debe hacer:

1.ejecutar Verificar / República Democrática del Congo en Virtuoso.Asegúrese de que está violationfree.De lo contrario, no va a extraer las veces.
2.Ejecutar de extracción.
3.Run LVS.Asegúrese de que está "Esquema contra de la opinión extraído", no contra el Esquema de diseño, que es un error común.No hay información de circuito en la vista Diseño.

Para NCSU CDK, tres archivos son esenciales: divaEXT.rul, divaLVS.rul, divaDRC.rul, todos bajo / local / techfile /.Los archivos de la regla (si no se ha ajustado a) se supone que son aplicables para todas las tecnologías, que por supuesto es imposible.Cuéntame de tu kit de diseño, tecnología, o incluso me tar su diseño o de un diseño de la muestra por correo electrónico, y puedo mirar por encima de usted.arizona999 escribió:

trató de usar LVS función en C (a) pendencia, pero no pasar.

El error es como si yo no puede crear el archivo de netlisting extraídos y esquemas:Correr artista netlisting plana ...

Warning: Invalid vista de la célula - 0 (desconocido)¿Algún cuerpo tienen este problema antes?
Por favor, dígame cómo resolverlo.Muchas gracias.
 
Piao escribió:

Si utiliza divaLVS, ¿tiene usted la ivpcell o auLVS y algunas otras células para ver LVS en su correspondiente NMOS OGP puntos de vista, debería no sólo una OGP / NMOS símbolo y espectro.
visitas de especias.Si usted genera analógico / digital netlist, debe establecer la CDS_Netlisting_Mode para generar m = m o no es eficaz.
 
Bueno, supongo que es de unos años demasiado tarde, pero compruebe la lista de vista y una opinión de parada

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top