Problemas con la instalación de ModelSim

[Atena]

Hola a todos, y lo siento si he publicado este tema en la sección equivocada.He reinstalado Modelo Sim versión 6.0a en mi PC y también obtuvo el archivo de licencia de Xilinx.Cuando trató de simular mi VHDL y Verilog tanto con el modelo de código Sim, que muestran el código de error: 103 ...(fracaso en la obtención de VHDL (Verilog) licencia).Sugiero que el error debe ser con el archivo de licencia o de la ruptura, pero no sé cómo quitarlo, PLZ nadie puede darme una guía para resolver este problema.Muchas gracias de antemano.

 

[NanhTrang]

Usted debe descargar la versión más reciente en ModelSim web y solicitar una nueva clave de licencia.

 

[haneet]

Creo que también es posible que el archivo de licencia con modelsim camino no es correcto.PLS comprobar el camino de la licencia y también comprobar si la licencia ha caducado ...

 

[master_picengineer]

haneet escribió:

Creo que también es posible que el archivo de licencia con modelsim camino no es correcto.
PLS comprobar el camino de la licencia y también comprobar si la licencia ha caducado ...

 

[FVM]

Hola,

según tengo entendido, usted está tratando de hacer varios idiomas simulación.¿Estás seguro de que Xilinx ModelSim licencia incluye esta opción?Aun con licencia completa de esta opción debe adquirirse por separado.¿El error también aparece cuando la simulación de VHDL sólo?

Recuerdos,
Frank

 

[haneet]

como me doy cuenta de la cuestión está tratando Atena 2 compilar una década en VHDL y Verilog para comprobar si alguno de los códigos es la compilación de ...
i realmente no creo Atena está tratando de utilizar varios idiomas ...pero si es el caso de que ninguna de las herramientas de soporte de hardware ...
Guyz corregir si me equivoco ...

 

[ep20k]

Modelsim versión que utiliza?

http://www.xilinx.com/ise/verification/mxe_details.html

ep20k

 

[Atena]

FVM escribió:

Hola,según tengo entendido, usted está tratando de hacer varios idiomas simulación.
¿Estás seguro de que Xilinx ModelSim licencia incluye esta opción?
Aun con licencia completa de esta opción debe adquirirse por separado.
¿El error también aparece cuando la simulación de VHDL sólo?Recuerdos,

Frank