B
bravobravo
Guest
Problema LEC en DC 2006,06?
Cuando se utiliza DC 2004,06 como nuestras herramientas de síntesis, no tenemos ningún problema en la LEC para RTL período de sesiones de GATE.
Pero cuando se utiliza DC 2006,06, se informe de que no se LE (usando el mismo script sencillo a la síntesis RTL).
Y el diseño de referencia de RTL es USB o de 16 bits de la CPU.
Cualquier persona tiene el problema o puede alguien decirme cómo solucionar esto??
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />
Cuando se utiliza DC 2004,06 como nuestras herramientas de síntesis, no tenemos ningún problema en la LEC para RTL período de sesiones de GATE.
Pero cuando se utiliza DC 2006,06, se informe de que no se LE (usando el mismo script sencillo a la síntesis RTL).
Y el diseño de referencia de RTL es USB o de 16 bits de la CPU.
Cualquier persona tiene el problema o puede alguien decirme cómo solucionar esto??
<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />