problema LEC en DC 2006,06?

B

bravobravo

Guest
Problema LEC en DC 2006,06?

Cuando se utiliza DC 2004,06 como nuestras herramientas de síntesis, no tenemos ningún problema en la LEC para RTL período de sesiones de GATE.

Pero cuando se utiliza DC 2006,06, se informe de que no se LE (usando el mismo script sencillo a la síntesis RTL).

Y el diseño de referencia de RTL es USB o de 16 bits de la CPU.

Cualquier persona tiene el problema o puede alguien decirme cómo solucionar esto??

<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />
 
Esto es porque utiliza muchos dc síntesis de alto nivel que hace muy difícil LEC.Una manera es dejar DC escribir archivo SVF y formalidad uso.pero todavía se encuentran allí es abortar.

hacer que usted use compile_ultra?Si es así, pruebe a utilizar estas opciones como
compile_ultra-no_autoungroup-no_boundary_optimization-no_seq_output_inversion-exact_map
usted puede notar que la DC tiene a su vez en la optimización de muchos como predeterminado.

si CdR tiene mucha diferencia y usted se preocupa por LEC, sólo tiene que utilizar compilar, la mayoría del tiempo, LEC comformal puede pasar a analizar con el camino de datos, pero si las restricciones es demasiado apretado, alguna lógica camino de datos todavía no fue aprobada.

 
Hola a todos,

posada el archivo SVF DC a escribir los cambios de diseño que happned en síntesis, como namming chnges para la red y para el diseño (uniqufing estilos de nombres).
agrupar y desagrupar styles.in la vershions anteriores de la DC no hay r que algorithems COMPLX muy implicada en la síntesis de lo LEC capaz de comprender la changes.so DC mejor usar el cambio de forma o de ur namming normas (neto y para el diseño) a la Verilog.

BR,
Ramesh

 
Hola
También me había enfrentado a un problema con versiones diferentes.switch in the set flatten model
command.

Trate de usar el modificador-seq_constant
en el conjunto
de comandos aplanar modelo.

Hágame saber si funciona.
N usamos Cadence (Verplex) LEC ...

 

Welcome to EDABoard.com

Sponsor

Back
Top