problema del cálculo de la configuración y el tiempo de

S

sowmya005

Guest
Hola amigos,
Tengo un problema de cálculo de tiempo de espera.
Un flipflop tiene un combo de retraso td en el camino de datos y
un combo de retraso en el reloj tc camino.
Si esto se convierte en un nuevo fracaso con la combinación de entrada de datos en el camino se convierte en nuevo D pines de entrada y combo en el camino se convierte en el nuevo reloj reloj pines,
la salida Q sigue siendo igual.
¿cuál es la relación entre el viejo y el tiempo de celebrar el nuevo tiempo?
Podemos encontrar la relación entre el viejo tiempo de instalación y de la nueva configuración de tiempo también?
Lo sentimos, pero necesita acceso para ver este archivo adjunto

 
Nadchodzi Internet Rzeczy. Analizy prowadzone przez firmę IDC nie pozostawiają właściwie żadnych wątpliwości, że bieżący rok w branży IT będzie należa ...

Read more...
 
Hola amigos,
He encontrado la respuesta por mí mismo.
Un resultado positivo indica un tiempo de configuración de tiempo antes de que el borde activo de reloj, una negativa de configuración de tiempo, después.

(tiempo de instalación de la clavija en su conjunto de chips) =
(tiempo de instalación de flip-flop de datos pines)
- (Min reloj retraso de chip de pines pines a FF)
(Máximo de demora de datos chip pines pines a FF)

Un resultado positivo indica un tiempo de tiempo después de que el borde activo de reloj, el tiempo de una negativa, antes de.

(tiempo de espera en la clavija de todo el chip) =
(tiempo de espera de flip-flop de datos pines)
(Máximo retraso de reloj chip pines pines a FF)
- (Min retraso de chip de datos pines pines a FF)

Por favor, consulte los siguientes enlaces
JAF http://www.arl.wustl.edu/ ~ / hardware / chip-setup-hold-tiempo-calculation.html

http://www.xilinx.com/support/answers/10639.htm

 

Welcome to EDABoard.com

Sponsor

Back
Top