Z
Zedman
Guest
Estoy tratando de usar ADC0831 A / D chip, sé que esto es simple, pero me quedé con ella.Hoja de datos, dice: Tiempo de conversión es 32ľs, por lo que puede hacer ~ 30000 muestras por segundo y yo puedo enseñado una muestra de 15 kHz de onda senoidal.
Pero no es realmente funciona.
He creado una configuración básica: Vref, V-está en GND, V ligada a Vcc.Así que tengo que conseguir casi 0xFF en la salida.
Pero solo me dan 0x5A.
He hecho un montón de tiempo y el cambio me di cuenta de que si puedo aumentar el reloj de tiempo elevado que la amplitud aumenta también.Para obtener completo 255 bits de resolución que tengo que hacer: reloj UP / wait ~ 250 ls / ABAJO reloj.Si lo hago, puede conseguir 0xFE.Pero es mucho más lento de lo que esperaba, y ds dijo.
¿Qué estoy haciendo mal?
He buscado en google, y encontró gran cantidad de ejemplos utilizando PIC / montaje, y que
se espera sólo un momento nop @ 4MHz (IAM se ejecuta en 40 MHz, así que esperé por lo menos 10 PON) entre el reloj arriba / abajo.
I adjunto el diagrama de tiempos de la DS.(tset-up = 250ns, TC = 8 Velocidad de 1/clock, máx. velocidad de reloj es de 400 kHz, por lo que tc = ~ 20-40ľs)
Esto demuestra que si la velocidad de carrera reloj en 400.000Hz (hora de reloj de alta: 2.5us) que el tiempo de conversión es 8 * (1/400.000) = 20US.
Sin embargo, el CT es el borde de la caída de la primera (ficticio) del pulso de reloj a la orilla del pulso de la caída de la 9 de reloj.Tal vez la conversión A / D aún en marcha, aunque puedo cambiar el resultado incompleto?<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />
por favor, me llevan a cabo en los árboles ...
Pero no es realmente funciona.
He creado una configuración básica: Vref, V-está en GND, V ligada a Vcc.Así que tengo que conseguir casi 0xFF en la salida.
Pero solo me dan 0x5A.
He hecho un montón de tiempo y el cambio me di cuenta de que si puedo aumentar el reloj de tiempo elevado que la amplitud aumenta también.Para obtener completo 255 bits de resolución que tengo que hacer: reloj UP / wait ~ 250 ls / ABAJO reloj.Si lo hago, puede conseguir 0xFE.Pero es mucho más lento de lo que esperaba, y ds dijo.
¿Qué estoy haciendo mal?
He buscado en google, y encontró gran cantidad de ejemplos utilizando PIC / montaje, y que
se espera sólo un momento nop @ 4MHz (IAM se ejecuta en 40 MHz, así que esperé por lo menos 10 PON) entre el reloj arriba / abajo.
I adjunto el diagrama de tiempos de la DS.(tset-up = 250ns, TC = 8 Velocidad de 1/clock, máx. velocidad de reloj es de 400 kHz, por lo que tc = ~ 20-40ľs)
Esto demuestra que si la velocidad de carrera reloj en 400.000Hz (hora de reloj de alta: 2.5us) que el tiempo de conversión es 8 * (1/400.000) = 20US.
Sin embargo, el CT es el borde de la caída de la primera (ficticio) del pulso de reloj a la orilla del pulso de la caída de la 9 de reloj.Tal vez la conversión A / D aún en marcha, aunque puedo cambiar el resultado incompleto?<img src="http://www.edaboard.com/images/smiles/icon_cry.gif" alt="Llorando o muy triste" border="0" />
por favor, me llevan a cabo en los árboles ...