pregunta> sobre PLL divisor de valor N> 2000

[tmchen00]

Hola a todos,

Tengo que usar un PLL para generar un reloj de 25Mhz de 12KHz reloj de referencia.
Pero no tengo idea de si el divisor de retroalimentación N valores tiene límite.Son los valores
(> 2000) es razonable?

Gracias.
TM

 

[eng_Semi]

Es muy razonable, por ejemplo, el sintetizador de frecuencia GSM de 900 MHz genera a partir de una frecuencia de referencia igual a 200KHz, es decir, la ración de división dentro de la gama 4000

 

[mr_chip]

El único problema que puede tener es el ruido de fase: la transferencia del bucle de la función del ruido de fuentes más en PLL es proporcional a N. N = 2000 Pero no es de alto valor.

 

[huanchou]

Para generar la frecuencia de 25MHz, por qué no intentar usar el divisor de división antes del 11,
y el bucle del divisor de dividir por 23?
Por cierto, la frecuencia de salida se
12MHz X 23 / 11 ≈ 25MHz

 

[SUNKING]

El otro método es de dos pll bucle, esto es decir, en primer lugar es de 40 veces, la segunda es de 50 veces.
Este método puede ser pequeño ruido y responder rápidamente.