pregunta sobre la cobertura de la culpa?

B

bearpetty

Guest
En general, cuando se DFT, la cantidad de cobertura culpa qué se requiere?90%, 95%, o 100%?

Gracias!

 
Hola

Creo ur nuevo a la covrage DFT.generally la culpa no es sino la razón de la no.de fallas detectables total VS no. faults.so de ahora el mayor error de la cobertura no se detectan más de fallas en el chip.pero para la cobertura de la falla de no más de los vectores son también high.If No. de los vectores son elevados entonces el tiempo probador te es alta.por lo que es mejor tener 95 % de cobertura de la culpa.
Recuerdos
Ramesh.S

 
Sí, normalmente más del 95% es aceptable.

Parte del arte de la DFT es aumentar en un aumento de los ganglios comprobables y aumentar la cobertura de la culpa, que a menudo requiere cambiar la lógica de

 
He buscado un poco de papel en el IEEE, y encontró que hay algunas ecuaciones entre la cobertura de culpa y rechazo de relación.tales como Williams-el modelo de Brown, el modelo de Agrawal, Seth modelo de Agrawal.

Pero:
1.Estos modelos tienen algún supuesto en obtener el modelo de rechazar la relación de la cobertura de la culpa.Y estas hipótesis puede no ser exacta.

2.Estos modelos utilizan algunos parámetros para obtener la relación entre la razón y rechazar la cobertura de la culpa, como el número promedio de fallas en un chip, clústeres de parámetro de efecto.
Me pregunto de dónde podemos obtener estos parámetros?De fundición?o recibirlos por un montón de experimentos?

Tengo curiosidad por saber cómo definir la obligación de cobertura de la culpa en otras empresas?Sobre la base de quation thse?o sobre la base de la experiencia?

¡Muchas gracias! [/ Img]

 
Hola,

No estoy de acuerdo con la discusión aquí.Creo que la falta de cobertura deberá ser superior al 99%, tal vez mejor que el 99,9%.Permítanme expaln.

1.Suponga que el rendimiento es del 90% (cada uno es un rendimiento muy bueno).Así que si la cobertura de la culpa es sólo del 95%, que para morir con sólo 1 fallo, habrá 5 fichas malo de cada 1000 fichas que entrega a su cliente!

2.Ciudado con la manera de calcular la cobertura de la culpa.La lógica como límite de exploración no se encuentran en el análisis de la cadena, y así aparecer como "la pérdida de la cobertura de la culpa".Pero, en realidad, son probados por otro patrón.Así, mientras que "escanear cadena" error de cobertura es del 95% o más, la cobertura real es más alta.

Recuerdos,
Han eng
www.eda-utilities.com

 
Hi All,
Acepto con las notas leeenghan.
pero hay que saber una cosa que el más alto proiority se va a customer.it cliente está dispuesto a pagar el monto más alto en el probador de cada uno debe de destino debe ser para obtener el 99,9%., sino como un compromiso entre el coste de probador y un buen la cobertura es de 95 % es una buena idea.Creo entender u
mi concepto.
recuerdos
Ramesh.S

 
Hola,
Cuando el error de cobertura es de alrededor de 95 %, la cobertura de las pruebas serán más que por la razón obvia de que una parte de la lógica habrá fallado, como Toque en la lógica y algunas macro como PLL etc que han sido probados por otros medios. Algunos la pérdida de la cobertura será por las limitaciones ATPG y no los elementos del escáner.

Así que me siento culpa de la cobertura de 95 % es suficiente.

Thanks & Regards
Chandhramohan

 
usted puede alcanzar el 99% de un diseño pequeño, pero es muy difícil conseguir más del 96% de un gran diseño de chips.

 
La cobertura de la culpa DFT ha sido un tema controvertido durante los últimos 20 años.Algunas empresas como IBM, Sun, etc .. dan gran importancia a DFT y hacer que sus diseños como DFT como sea posible.Esto por supuesto añade algo de complejidad y de algunas áreas, la posible pérdida de rendimiento más alto (debido a la lógica Muxing adicionales procedentes de la ruta critial), pero su opinión es que el todo vale la pena.Muchas comapnies otras compañías fabless ASIC especialmente en el área de la bahía se basan más en las pruebas funcionales para validar el silicio y no tanto en la DFT.Dependiendo de su lugar de trabajo los requisitos de la culpa de cobertura diferentes.

 
Hola,

Tengo que discrepar de nuevo con algunos puntos antes mencionados.

En primer lugar, siempre y cuando se inserte la cadena de exploración, y los diseños de tomar medidas simples para mejorar la cobertura de la culpa, no es difícil acercarse a más de un 99% para los que la lógica que puede comprobarse por el SCAN.

En segundo lugar, no podemos parar en alcanzar una cobertura del 95% eps.Tenemos que mirar al 5% que no está cubierto, y determinar si se prueba por otros vectores, o es un escape de cobertura.

Thridly, mientras que el costo de prueba es alta, que no añade mucho a la prueba de costes si se implementa la estructura de la prueba correctamente.Ejecución de un millón de vectores más tomar 0,1 segundos más, si están funcionando a sólo 10MHz.Con la nuevas técnicas de compresión esto es aún mucho menor que el tiempo para el ensayo general.

Lo importante es el diseño debe hacer prueba de amistad.Lo importante es la mentalidad debe aspirar a más del 99,9% de cobertura de la prueba en general.Es mucho más costoso para su cliente que pueda volver el chip malo que quitó en el primer lugar.

Recuerdos,
Han eng
www.eda-utilities.com

 
..... Sí, este tema del número de FaultCoverage es discutible,ya que realmente depende mucho de la aplicación de un chip que va a ser utilizado in

Digamos por ejemplo, si el chip va a ser parte de un vehículo automóvil () y se va a controlar las bolsas de aire, entonces es una vida de las aplicaciones críticas.Por lo tanto, es necesario disponer de> 99% de cobertura.

Al mismo tiempo, si el chip va a ser utilizado para un sistema de control de iluminación, que no tiene que ser mucho más ...90% es bastante justo.

Otro ejemplo, dicen que va a una nave espacial que es una operación de la misión crital, hay 99,9% es una necesidad, pero más allá de eso, multi-nivel redundacy se emplea allí para cuidar de la peor de los casos (en caso de que el 0,1% se convierte en una realidad).

Así que los números son decididos por la aplicación ..

Saludos cordiales,
Harish
http://hdlplanet.tripod.com
http://groups.yahoo.com/group/hdlplanet

 
HYS escribió:

Digamos por ejemplo, si el chip va a ser parte de un vehículo automóvil () y se va a controlar las bolsas de aire, entonces es una vida de las aplicaciones críticas.
Por lo tanto, es necesario disponer de> 99% de cobertura.

 
Creo que la falta de cobertura del 96% es aceptado en el diseño de gran tamaño.Hemos de trade-off entre la cobertura de la culpa con el tiempo de prueba, los gastos generales de estructura de la prueba, el costo de ATE, etcAlta después de 1 minuto:U debería echar un vistazo a muchas obras propuestas en el dominio de DFT

 
Creo que dependerá del modelo de la culpa que usted utiliza, para permanecer al fallo que necesitamos 95% de cobertura, sin embargo, para algunos modelos de la culpa de otros, como la falta demora camino, la cobertura no puede ser tan alto.

 
Hola,

Me sorprende escuchar que la mayoría de la gente aquí piensa que el 95% es aceptable.Para mí, el 5% es un gran número de nodos sin probar.Si el diseño se ha 200K celular, habrá alrededor de 400K nodos.5% significará 20K nodos.

¿Puedo pedir a la cuestión desde otro ángulo.¿Cuáles son los "5%" que no se puede probar?

Recuerdos,
Han eng

 
Creo En puntos Han están bien, la cobertura de la culpa no debe ser un valor estándar, que es diferente a sus proyectos diferentes.Si los patrones de ATPG no cobertura de todas las faltas, debe confirmar los defectos resto descubiertos por ATPG patrones.

 
se relaciona con la aplicación de la viruta
si es algo muy importante, entonces debe ser muy alto ... casi 99,9%

 
hola

Estoy de acuerdo con los puntos que el no.de convergencia de culpa depende de la aplicación de la viruta

nada es absoluto

recuerdos
drrizle

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top