A
amicloud
Guest
1, Rango de frecuencia: 1.8GHz, 2.2GHz
2, paso: 500KHz o 100 kHz
3, -90dBc/Hz ruido de fase (a) 1 kHz.Gracias
Liu
2, paso: 500KHz o 100 kHz
3, -90dBc/Hz ruido de fase (a) 1 kHz.Gracias
Liu
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
Y
yendori
Guest
Me gustaría empezar con Analog Devices para el PLL y quizás Minicircuits o Z-Com para el VCO.
Utilice Analog Devices 'ADIPLL de software libre para la simulación de la sythesizer.Debe ser bastante Staight adelante.
Rod
Utilice Analog Devices 'ADIPLL de software libre para la simulación de la sythesizer.Debe ser bastante Staight adelante.
Rod
S
STOYANOV
Guest
Amicloud,
Será no tan "bonita stight adelante", como yendori dijo.Menos 90dBc/Hz a 1 kHz no será una tarea fácil en 2GHz.Usted necesitará un chip de bajo ruido y buena PLL de bajo ruido VCO.Algo así como LMX2347 (PLL entero con-217dBc normalizado ruido en el detector de fase) o similar puede hacer el trabajo, aunque es crytical debido a la relación de multiplicación muy alta (20.000), en su caso.El uso de un chip PLL fraccionaria, que permite la relación de multiplicación a reducirse drásticamente, puede ser una mejor choise.Nacional, ADI y Fujitsu están haciendo algunos Sigma-Delta chips fraccionada.
BR,
Stoyanov.
Será no tan "bonita stight adelante", como yendori dijo.Menos 90dBc/Hz a 1 kHz no será una tarea fácil en 2GHz.Usted necesitará un chip de bajo ruido y buena PLL de bajo ruido VCO.Algo así como LMX2347 (PLL entero con-217dBc normalizado ruido en el detector de fase) o similar puede hacer el trabajo, aunque es crytical debido a la relación de multiplicación muy alta (20.000), en su caso.El uso de un chip PLL fraccionaria, que permite la relación de multiplicación a reducirse drásticamente, puede ser una mejor choise.Nacional, ADI y Fujitsu están haciendo algunos Sigma-Delta chips fraccionada.
BR,
Stoyanov.
A
amicloud
Guest
Una vez que planeaba utilizar DDS para la resolución de multa y bajo ruido de fase y, a continuación mutiply a más frequencies.Is es posible?
He desarollado utilizar un oscilador de cristal de 100Mhz, y se multiplican a 400MHz, a continuación, la unidad de DDS para producir 110-125MHz, y se multiplica con 16 para obtener la frec.
esperanza para los comentarios.
He desarollado utilizar un oscilador de cristal de 100Mhz, y se multiplican a 400MHz, a continuación, la unidad de DDS para producir 110-125MHz, y se multiplica con 16 para obtener la frec.
esperanza para los comentarios.
M
mooner
Guest
de 100 millones a 400 metros, cómo multiplicar?
Y
yendori
Guest
Cita:
Será no tan "bonita stight adelante", como yendori dijo.
Menos 90dBc/Hz a 1 kHz no será una tarea fácil en 2GHz.
Usted necesitará un chip de bajo ruido y buena PLL de bajo ruido VCO.
Algo así como LMX2347 (PLL entero con-217dBc normalizado ruido en el detector de fase) o similar puede hacer el trabajo, aunque es crytical debido a la relación de multiplicación muy alta (20.000), en su caso.
El uso de un chip PLL fraccionaria, que permite la relación de multiplicación a reducirse drásticamente, puede ser una mejor choise.
Nacional, ADI y Fujitsu están haciendo algunos Sigma-Delta chips fraccionada.
Será no tan "bonita stight adelante", como yendori dijo.
Menos 90dBc/Hz a 1 kHz no será una tarea fácil en 2GHz.
Usted necesitará un chip de bajo ruido y buena PLL de bajo ruido VCO.
Algo así como LMX2347 (PLL entero con-217dBc normalizado ruido en el detector de fase) o similar puede hacer el trabajo, aunque es crytical debido a la relación de multiplicación muy alta (20.000), en su caso.
El uso de un chip PLL fraccionaria, que permite la relación de multiplicación a reducirse drásticamente, puede ser una mejor choise.
Nacional, ADI y Fujitsu están haciendo algunos Sigma-Delta chips fraccionada.
A
amicloud
Guest
No puedo entender, analizador de espectro atada a la espalda?broma?Es 90dBc/Hz @ 1KHz posible que algún tipo de VCO en esta freq?
saludos cordiales,
LiuAlta después de 57 segundos:mooner escribió:
de 100 millones a 400 metros, cómo multiplicar?
saludos cordiales,
LiuAlta después de 57 segundos:mooner escribió:
de 100 millones a 400 metros, cómo multiplicar?
Y
yendori
Guest
Pedido
www.vco1.com
www.vco1.com
B
BigBoss
Guest
Cercano a transporte PN problemas se resuelven por Sigma-Delta circuits.Because PLL en todo el habitáculo, filtro de bucle no bastan para atenuar el ruido de los componentes por lo que la cerca-a-ruido compañía se debe empujar el ancho de banda tanto como sea posible
M
Mazz
Guest
Aquí está tu número.
STW81101
Puede descargar la ficha de datos completa de la página web de ST.
El respeto solución más simple a la que usted ha propuesto.
El parámetro que se ajusten a ony doesnt es el paso 500kHz, porque el min.paso es 200kHz.
Espero que pueda ayudar.
Mazz
STW81101
Puede descargar la ficha de datos completa de la página web de ST.
El respeto solución más simple a la que usted ha propuesto.
El parámetro que se ajusten a ony doesnt es el paso 500kHz, porque el min.paso es 200kHz.
Espero que pueda ayudar.
Mazz
S
Southline
Guest
Hola
DDS PLL es una buena opción
DDS PLL es una buena opción
B
BigBoss
Guest
-90dBc/Hz @ 1 kHz es bastante agresivo en la especificación de que la frecuencia ..
Necesitas alguna oportunidad ..
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />
Necesitas alguna oportunidad ..
<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />