PCI IP CORE v5.1.9

F

FoxB

Guest
Hi all!

PCI IP CORE v5.1.9

Estado: disponible - mantenimiento de liberación

Características:
- Corrige los problemas diversos en v5.1.8
(véase el documento de revisión completo de Historia para los detalles-http: / / www.plda.com / pcicore / pci_core_history.pdf / 17KB)- Corrige posible interrumpir la actividad en los estados de gestión de energía que no sea D0.
- Corrige restablecer la funcionalidad de pegajoso (caso de D3cold PME) como reset asíncrono (PCI o PowerOn Reset) y reset síncrono es ahora sólo el restablecimiento de la administración de energía
- Corrige el cálculo de paridad con "cbe_out señal" en lugar de "cbe_in" señal para la operación principal.
- Corrige la pérdida de datos posibles que pueden ocurrir durante el 64-bit DMA en escribir los primeros datos, cuando reinicie el DMA / continuar su transferencia después de un evento de temporizador de latencia (error introducido en la versión 5.1.8 solamente).
- Soluciona los problemas de terminación maestro cuando el temporizador de latencia expira el valor más bajo de registro de la latencia del temporizador cuando Grant se retira antes de la primera fase de datos.
- Corrige BAR problemas de límites con el objetivo de desconexión sin datos al maestro externas tratan de cruzar la frontera de barras seleccionado.
- Corrige PERR salida # permitir que los problemas.
- Corrige error SR15 presentación de informes sobre SERR # error incluso si la presentación de informes de error del sistema se desactiva.

FoxB

 

Welcome to EDABoard.com

Sponsor

Back
Top