PCI Express

[gold_kiss]

Hi All,

¿Existe un foro de discusión relacionados con PCI express?Cualquiera desarrollo diseños relacionados con PCI express?

Gracias,
Gold_kiss

 

[Heartfree]

Nuestra empresa lanzó un chip gráfico, que fue la interfaz PCI Express.
Que parece que puede PCIE proporciona ancho de banda muy alto, aunque su latencia comparar interfaz DDR.

 

[gold_kiss]

Hi All,
Toda persona tiene el diseño de referencia en PCI Express complejo de raíces / puntos finales / puentes / conmutadores?

Por favor, hágamelo saber, estoy desarrollando un sistema basado PCI express.

Gracias,
Gold_kiss

 

[haosg]

Altera han anunciar una FPGA con el controlador de PCIe,
es cooperar con PLDA, pero no el diseño de referencia abierto

 

[RAM]

Denali proporciona la verificación de la propiedad intelectual para PCI-Express.IP Este es maduro.puede utilizar ese

 

[andrewcbl]

Denali no parece tener un buen servicio para la compañía de inicio.nSys hace mucho mejor.Alta después de 11 minutos:Si no es Intel 41210 para el bus PCI Express puente, es fácil de obtener todos los documentos

 

[spktu]

¿Es posible lograr el máximo rendimiento PCI Express x1 de 256x2 = 512 MB / s usando el puente PCI Express?
Me refiero a que los datos que salen al final del puente de PCI PCI Express estar a 256 MB / s?
Y ¿puede la información que llega al final PCI puente de PCI Express que a 256 MB / s?

O el cuello de botella 32/33 PCI seguirá cortado hasta 133MB / s?

Si es así, entonces ¿cuál es la idea del puente de PCI Express en términos de lograr un mayor ancho de banda / rendimiento para los dispositivos de back-end?

 

[TRAN]

Queridos todos,
Necesito un poco de guía del usuario del modelo de Denali PureSpec de PCIe.
Así que si tienes la guía del usuario del modelo Denali PureSpec,
Por favor, carga que la guía del usuario.
Muchas gracias por su ayuda.
Tran.

 

[wilbert_hj]

véase la solución de Xilinx, Plz.