Necesitamos la ayuda de desarrolladores de VHDL?

[Senthilkumar]

Hai.

i escribir el código como este

IEEE biblioteca;
IEEE.STD_LOGIC_1164.ALL uso;
IEEE.STD_LOGIC_ARITH.ALL uso;
IEEE.STD_LOGIC_UNSIGNED.ALL uso;

- Quite las líneas siguientes para utilizar las declaraciones que son
- Previstas instanciar Xilinx primitivos componentes.
- UNISIM biblioteca;
-
la utilización UNISIM.VComponents.all;

VGA entidad es
Puerto (clk_raw: en std_logic;
vsync: a std_logic;
HSYNC: a std_logic;
r: a std_logic_vector (1 downto 0);
g: a std_logic_vector (1 downto 0);
b: std_logic_vector a cabo (1 downto 0));
VGA final;

Comportamiento de la arquitectura es VGA
constante CounterXMax: INTEGER: = 767;
- constante CounterYMax: INTEGER: = 31;
señal clk_div: std_logic_vector (1 downto 0);
señal clk: std_logic;
señal CounterX: std_logic_vector (9 downto 0);
señal CounterY: std_logic_vector (9 downto 0);
señal vga_HS: std_logic;
señal vga_VS: std_logic;

empezar

proceso (clk_raw)
empezar
if (clk_raw evento y clk_raw ='1 ')
thenclk_div <= clk_div 1;
clk <= clk_div (1);
END IF;
proceso final;

proceso (clk)
empezar
if (clk 'event y clk ='1')
thenif (CounterXMax = 767) entonces
CounterX <= "0000000000";
algo más
CounterX <= CounterX 1;
END IF;
END IF;
proceso final;

proceso (clk)
empezar
if (counterXMax = 511) entonces
if (CounterY = 511) entonces
CounterY <= "0000000000";
algo más
CounterY <= CounterY 1;
END IF;
END IF;
proceso final;- proceso (clk)
- comenzar
- If (clk 'event y clk ='1')
then- Vga_hs <=
count- END IF;
- proceso final;

PROCESO
COMENZAR
Espere hasta que (Y clk'EVENT clk ='1 ');
vga_HS <= to_bit (CounterX (9 DOWNTO 4) = "101101");
vga_VS <= to_bit (CounterY = "111110100");
FIN PROCESO;final del comportamiento;i después de la síntesis, ii tengo lLa error como esteInició el proceso "Sintetizar".================================================== =======================
* * Compilación de HDL
================================================== =======================
Compilación de VHDL archivo D: /
work / XessBoard / vga_vhdl_test / Biblioteca vga.vhdl en el trabajo.
ERROR: HDLParsers: 808 - D: /
work / XessBoard / vga_vhdl_test / vga.vhdl Línea 78.to_bit no puede tener tales operandos en este contexto.
ERROR: HDLParsers: 808 - D: /
work / XessBoard / vga_vhdl_test / vga.vhdl Línea 79.to_bit no puede tener tales operandos en este contexto.
->

El uso total de memoria es
45.400 kilobytesERROR: no XST
Proceso "Sintetizar" no se ha completado.¿Cómo puedo solucionar eso.

alternatice cualquier código?<img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Ojos" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Ojos" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_rolleyes.gif" alt="Rolling Ojos" border="0" />

 

[moira]

u quiere generar el calendario de VGA, ¿verdad?
He escrito una que es similar a Urs,
de acuerdo a la UIT RBT-601, y yo uso quartusii.
No podía entender ur código.
u puede escribirme, y podemos discutirlo

 

[zhuoyue]

algunos funcation no está disponible, puede ref ieee la biblioteca

 

[jelydonut]

que son las líneas 78 y 79?Recuerdo que son perezosos y no quieren hafta búsqueda ..

jelydonut

 

[Husoo]

si intenta utilizar
la cláusula en lugar to_bit ()

por ejemplo: si la condición VGA <='1 '; otra VGA <='0'; si fin;

 

[leonyang]

La función de conversión to_bit () en el paquete std_logic_1164 no puede aplicarse al tipo de operandos booleanos.Usted puede sobrecargar a aplicar lo que usted desea.

 

[v]

Senthilkumar escribió:

Hai.señal vga_HS: std_logic;

señal vga_VS: std_logic;

vga_HS <= to_bit (CounterX (9 DOWNTO 4) = "101101");

vga_VS <= to_bit (CounterY = "111110100");

ERROR: HDLParsers: 808 - D: / work / XessBoard / vga_vhdl_test / vga.vhdl Línea 78.
to_bit no puede tener tales operandos en este contexto.

ERROR: HDLParsers: 808 - D: / work / XessBoard / vga_vhdl_test / vga.vhdl Línea 79.
to_bit no puede tener tales operandos en este contexto.

 

[vvsvv]

Me estoy haciendo demasiado acquicision vídeo,
es posible que una copia de su código fuente a mi correo electrónico.
Vamos a examinar a continuación, entonces!

s20020423 (a) eyou.com