M
Msakhy
Guest
Estoy tratando de diseñar un circuito Manchester codificador con un registro de desplazamiento PISO y una puerta XOR.Me encontré con un par de problemas.
: I need to synchronize the shift register output with the clock (clocking it) ie I need to delay the clock (running at 100 kHz) by td (the IC s time delay) which about 16ns.
CALENDARIO
1.: Tengo que sincronizar la salida del registro de desplazamiento con el reloj (overclocking es), es decir que necesito para retrasar el reloj (que funciona a 100 kHz) por parte de TD (el CI s tiempo de retraso), que acerca de 16ns.
: I need to eliminate the edges caused by the simultaneous switching of logic states of the gate (XOR) inputs (ie NRZ/binary data and clock signal respectively)
Múltiples aristas
2.: I necesidad de eliminar los bordes causados por el cambio simultáneo de los estados de la lógica de la puerta (XOR) los insumos (NRZ es decir, datos binarios y la señal de reloj, respectivamente)
Ayudar en este sentido sería muy apreciada.Una alternativa de diseño también es bienvenida!
Email me at: khumalosn (a) webmail.co.za
: I need to synchronize the shift register output with the clock (clocking it) ie I need to delay the clock (running at 100 kHz) by td (the IC s time delay) which about 16ns.
CALENDARIO
1.: Tengo que sincronizar la salida del registro de desplazamiento con el reloj (overclocking es), es decir que necesito para retrasar el reloj (que funciona a 100 kHz) por parte de TD (el CI s tiempo de retraso), que acerca de 16ns.
: I need to eliminate the edges caused by the simultaneous switching of logic states of the gate (XOR) inputs (ie NRZ/binary data and clock signal respectively)
Múltiples aristas
2.: I necesidad de eliminar los bordes causados por el cambio simultáneo de los estados de la lógica de la puerta (XOR) los insumos (NRZ es decir, datos binarios y la señal de reloj, respectivamente)
Ayudar en este sentido sería muy apreciada.Una alternativa de diseño también es bienvenida!
Email me at: khumalosn (a) webmail.co.za