V
vivek
Guest
hola Supongamos que estoy en mi un diseño de los fracasos está dando violación de configuración del tiempo. ¿Cuáles son las maneras en que puedo resolverlo?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
S
spauls
Guest
¿Cuánto es la violación? u puede cambiar con la célula de retardo secuencial baja.
C
claint
Guest
1.over-limitan el diseño y re-síntesis. 2.pipeline el diseño de su código
V
vivek
Guest
hola si me había llegado la violación de una de mis simulaciones puerta de nivel, ¿qué tipo de cambios debo hacer en el código? también u puede explicar cómo puedo Pipline mi diseño o sobre lo limitan? ¿Puede dar un ejemplo de código?
Y
Yun Lin
Guest
La solución es: 1. retrasar el reloj 2. retrasar el reloj por afirmar un tampón. 3. elegir otro FF para evitar la violación.
Z
zjwang
Guest
[Quote = Yun Lin] La solución es: 1. retrasar el reloj 2. retrasar el reloj por afirmar un tampón. 3. elegir otro FF para evitar la violación. [/quote] Tengo una pregunta acerca de la solución de segundo. ¿Causará violaciónes otros tiempos para un diseño síncrono? cuando hacemos el cd, no creemos que la red de reloj es ideal?
P
power-twq
Guest
1) si el flop es una entrada asíncrona, puede desactivar la comprobación de este fracaso de configuración, eso es seguro. 2) si el flop entrada es sincrónico, puede: establecer DC restricción más estricta. rediseñar el código para acelerar la lógica. sesgar los relojes relacionados. (Método de malo, pero a veces puede ayudar) [quote = vivek] hola Supongamos que estoy en mi diseño de uno de los fracasos está dando violación de configuración del tiempo. ¿Cuáles son las maneras en que puedo resolverlo? [/Quote]
A
alchip
Guest
(1) Tamaño up => si la congestión PR, entonces (2) la lógica de cambio => no funciona, entonces (3) hacer que la latencia de CLK => no funciona, entonces (4) hacer más etapas de la tubería => doesn 't trabajo, entonces (5) re-codificación
X
xworld2008
Guest
se puede utilizar un lib rápido para la resíntesis rtl
S
stephens_forest
Guest
se pueden utilizar dos métodos: 1) fortalecer sus limitaciones CC. 2) re su código RTL y resintetizar. saludos [quote = vivek] hola Supongamos que estoy en mi diseño de uno de los fracasos está dando violación de configuración del tiempo. ¿Cuáles son las maneras en que puedo resolverlo? [/Quote]
C
checkmate
Guest
Aumentar compilar diseño esfuerzo Reparto Insertar un tampón retraso Utilice una biblioteca de la tecnología más rápida Volver a código
S
soccer
Guest
relajarse limita en su diseño y re-síntesis de los códigos.