la forma de mejorar la oportunidad?

A

arbalez

Guest
es el rendimiento momento sólo depende del código escrito?de cómo mejorar el rendimiento de la oportunidad?

everytime i sintetizar mi código, el requisito de los plazos por lo general no se cumplen.Estoy usando quartusII.

 
El momento es dependió principalmente del código.
Pero usted puede mejorar su tiempo de establecer su grado de velocidad FPGA's,
Y establecer algunas limitaciones en la I / O de su código.

 
Algunas técnicas para aumentar la velocidad: Use pipelining, a corto llevar cadenas, las rutas de corto y expansiones bajos.

 
Arbalez ¡Hola!

Sí, el código es la clave.Pero también se puede corregir algunos vilation pequeñas células convertir,

cambios de ruta, cambiar el structre camino de datos.

 
¿qué hay de la partición lógica en bloques manejables, sirve de ayuda (mejorar el tiempo)?

 
arbalez escribió:

¿qué hay de la partición lógica en bloques manejables, sirve de ayuda (mejorar el tiempo)?
 
Alos todos los fabricantes de FPGA se toma nota de aplicación que calll HDL estilos de codificación, XAS Xilinx ISE hay en la sección de documentación, es alrededor de 100 páginas es allí también

 

Welcome to EDABoard.com

Sponsor

Back
Top