L
Lykos1986
Guest
Quiero conectar un Teclado 4 * 4 en un FPGA, pero yo no sé cuál es la conexión es más esquemática.¿Me puede dar cualquier esquema de eso?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
E
EDALIST
Guest
tendrá 4 x línea (salidas), y 4 líneas y (insumos)
si escanea con la combinación de alta actividad (como 0001, 0010, 0100, 1000)
entonces usted tendrá que añadir al menú desplegable de la Propiedad y las señales.
puede utilizar cualquier IO para eso.
si usted tiene miedo de EDS RFI externo o problema que beter filtro estas líneas cerca del conector, también puede que quiera poner un tampón para la protección y el conductor antes de la FPGA.
si escanea con la combinación de alta actividad (como 0001, 0010, 0100, 1000)
entonces usted tendrá que añadir al menú desplegable de la Propiedad y las señales.
puede utilizar cualquier IO para eso.
si usted tiene miedo de EDS RFI externo o problema que beter filtro estas líneas cerca del conector, también puede que quiera poner un tampón para la protección y el conductor antes de la FPGA.
Y
Yego
Guest
EDALIST es bastante rigt, pero yo no me preocuparía por la ESD.Insumos FPGA suelen estar protegidos contra ella, así que si usted toma una mirada en el esquema de cualquier tarjeta de desarrollo FPGA, verás que las claves están conectados a los pines FPGA utilizando sólo dos resistencias.Uno de cada serie, y uno como tire hacia arriba / abajo.
Hay muchos temas dedicados a los teclados de matriz.Lee esto: http://www.edaboard.com/viewtopic.php?p=360623 # 360623, por ejemplo.
Todo lo que está escrito con respecto a la conexión de teclados a la UC también es cierto para FPGAs.Por supuesto, lo que es diferente se oculta en el chip.Usted puede usar VHDL o V-registro para manejar el teclado en lugar de C o el código de montaje.
Regards, Yego
Hay muchos temas dedicados a los teclados de matriz.Lee esto: http://www.edaboard.com/viewtopic.php?p=360623 # 360623, por ejemplo.
Todo lo que está escrito con respecto a la conexión de teclados a la UC también es cierto para FPGAs.Por supuesto, lo que es diferente se oculta en el chip.Usted puede usar VHDL o V-registro para manejar el teclado en lugar de C o el código de montaje.
Regards, Yego
R
richardhuang
Guest
Lo anterior es correcto, pero le sugiero que preste más atención a la fluctuación que se genera por el tacto de la clave, puede utilizar el software para
eliminarlo.
eliminarlo.
D
DS18S20
Guest
Lykos1986 escribió:
Quiero conectar un Teclado 4 * 4 en un FPGA, pero yo no sé cuál es la conexión es más esquemática.
¿Me puede dar cualquier esquema de eso?
Quiero conectar un Teclado 4 * 4 en un FPGA, pero yo no sé cuál es la conexión es más esquemática.
¿Me puede dar cualquier esquema de eso?
E
eelinker
Guest
En el nombre de ---
Uso de Altera MAX II CPLDs como aplicación Devices teclado Codificadores.nota puede ayudar a
Uso de Altera MAX II CPLDs como aplicación Devices teclado Codificadores.nota puede ayudar a
C
cfriend
Guest
Usted puede encontrar algunos de diseño de referencia del sitio web de Xilinx, y el diseño puede portar el diseño de ASIC.
S
samcheetah
Guest
en caso de que havent sido capaz de resolver el problema, vaya a
http://www.opencores.org/projects.cgi/web/keypad_scanner/overview
http://www.opencores.org/projects.cgi/web/keypad_scanner/overview