inversor uso de cualquier persona para la síntesis de reloj de árbol (en Astro)?

A

albred

Guest
Se dice que el inversor utilizando en su lugar de tampón tiene un montón de ventajas tales como reducir la demora de la inserción, inclinación, potencia, corriente de fuga, la violación de proceso (variación P) ...
Quién me puede decir el efecto práctico de usar este Techonology? Me retraso mayor de inserción mediante el uso de inversor en Astro: grito:

 
el inversor que utilizó inversor es normal?no se para el reloj?

 
seguramente inversor reloj.
Tal vez encontrar la respuesta:
la biblioteca stdcell es TSMC18_6ml, y me parece que la demora intrínseca de CLKBUFs es de 0,06-0.09ns, mientras que la demora intrínseca de CLKINVs tiene un salto de 0.018ns (CLKINVX8) a 0.14ns (CLKINVX12).

 
Creo que tienes razón.También podríamos utilizar los inversores reloj en el árbol de reloj.La misma cosa.

Y hasta donde yo sé, se suele utilizar en el reloj invertido (herramienta de Synopsys podía manejar).¿Qué ganamos si usamos inversor reloj en lugar de tampón de reloj?En el caso de que usted describe parece que el inversor reloj ofrecen instrucciones paso a tiempo más precisamente (0.018ns) que el buffer de reloj (0,06) de manera que el desplazamiento de reloj puede ser menos.

Pero no pude encontrar ninguna ventaja en la demora, el poder, fuga o viariance proceso.De todos modos, desde el nivel del transistor, podíamos ver todo esto parámetros se decidió por el diseño de las celdas.Déjame saber si usted tiene algunas ideas al respecto ...

 
luancao escribió:

Creo que tienes razón.
También podríamos utilizar los inversores reloj en el árbol de reloj.
La misma cosa.Y hasta donde yo sé, se suele utilizar en el reloj invertido (herramienta de Synopsys podía manejar).
¿Qué ganamos si usamos inversor reloj en lugar de tampón de reloj?
En el caso de que usted describe parece que el inversor reloj ofrecen instrucciones paso a tiempo más precisamente (0.018ns) que el buffer de reloj (0,06) de manera que el desplazamiento de reloj puede ser menos.Pero no pude encontrar ninguna ventaja en la demora, el poder, fuga o viariance proceso.
De todos modos, desde el nivel del transistor, podíamos ver todo esto parámetros se decidió por el diseño de las celdas.
Déjame saber si usted tiene algunas ideas al respecto ...
 
Como usted sabe, ¿por qué utilizar tampones en el árbol de reloj?Eso es porque queremos equilibrar la inclinación a la clavija de CK de cada uno de facto y también proporcionar un grado razonable de unidad en el pasador de CK de facto.

Supongamos que dos inversores en los inversores de reloj es igual a un búfer en el buffers de reloj de tamaño, potencia, etc demora por ejemplo INVx 0.01ns demora 0.01mW poder, 0.01uA fuga, mientras que BUFx 0.02ns demora 0.02mW poder, 0,02 fugas UA.Y ahora la latencia en el árbol de reloj es, por ejemplo, 1ns.Si utiliza el INVx, necesita 100 INVx, se obtiene 1ns demora, 1mW consumo de energía, y 1uA fugas.Si utiliza BUFx, necesita 50 BUFxs, usted también consigue 1ns demora, 1mW consumo de energía, y 1uA fugas.más o menos la misma cosa ....?

 
la minimización de la latencia es otro objetivo, así que su suposición no es razonable.
de hecho, un buffer no es igual a dos inversor, el inversor frente Aways es más grande que el anterior.

Aquí está un artículo sobre Vs. inversor.buffer.enjoy ella.
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top