interfaz de 128k de RAM paralelo usando 16 líneas de dirección

Y

yogikool

Guest
hola a todos

Quiero a la interfaz de 128 K de RAM paralelo a 8 bits que utiliza la Universidad de California (A0 - A15) 16 líneas de dirección.

¿es posible???

cómo hacerlo??

pl.ayuda.

 
Na początku maja br. media obiegła wiadomość o kradzieży danych 1,3 miliona francuskich klientów operatora Orange. Coraz więcej firm pada ofiarą ukierunkowanych ataków hakerów. Dotyczą one nie tylko korporacji, ale w dużej mierze sektora MŚP. Utrata poufnych informacji to prawdziwa katastrofa biznesowa, oznacza straty finansowe i kładzie się cieniem na wizerunku firmy.

Read more...
 
En 16 líneas de dirección sólo puede referirse a 64KB de memoria ..A0-A15 ..Usted puede utilizar cualquier microcontrolador de pin otros como A16 ..
En otras palabras, antes de intentar leer / escribir las células de memoria de la parte superior / inferior 64 kB conjunto banco / claro que poco ..

Por ejemplo, en 8051 a 40-pin-derivados puede utilizar AD0-AD7 como A0-A7, el P2-puerto, A8-A15 y la A16 en P1.0, P1.1, como A17, P1.2 como A18, P1. 3, A19, .., etc ..
De esta manera usted no está limitado a 64 kB recuerdos ..

Recuerdos,
IANP

 
Por favor, asegúrate de no cargar la memoria RAM con el código a continuación, intenta ejecutar desde el chip de memoria RAM, ya que u no será capaz de sincronizar los bits adicionales (dirección) de instalación para el cambio de registro del contador de programa.

Esta técnica sólo es válida si u necesidad de almacenar algunos datos del programa en esta RAM.

Espero que esto ayude.

 
Hola Yogokool,

Hay un montón de maneras de lograr este objetivo, este único de muchos.

on1aag.<img src="http://images.elektroda.net/93_1160251705.GIF" border="0" alt="how to interface 128k parallel ram using 16 address lines" title="de cómo la interfaz 128k RAM paralelo usando 16 líneas de dirección"/>
 
Creo que hay algo que falta en el gráfico de arriba como lo hizo nit mencionar la IO / M la línea de control.Por lo tanto, ¿cómo hacer los nudos en esta dirección se dirige a una memoria o puerto I / O?

 
CPU A0 ....A15 ==> Ram1 A0 .... A15
CPU A0 ....A15 ==> RAM2 A0 .... A15
(( NOT
Bank_Sel) AND
Mem_Req)

Ram1 CS (activo bajo) = NO ((NO
Bank_Sel) Y
Mem_Req)(Bank_Sel AND
Mem_req)

RAM2 CS (activo bajo) = NO
(Bank_Sel Y
Mem_req)
Rd) OR
( NOT
Wr) may need some extra signals.

Mem_req = (NO
Rd.) O (NO
Wr.) pueden necesitar algunas señales adicionales.(señales de acceso de memoria externa)

Bank_sel es un pasador latchable.

(Rd y bajo Wr. activo)

No Bank_sel = 0 y después de que usted puede acceder a cualquier dirección de Ram1
No Bank_sel = 1 y después de que usted puede acceder a cualquier dirección de RAM2

Este método de trabajo, pero todos los 64K para el acceso a la RAM y no permitir que coinciden con otros periféricos.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top