hlp!

B

bob_lv

Guest
El centro de Freq.de VCO es 1.8G, así que para fraccionada sintetizador de frecuencia PLL, 8 / 9 y 16/17 prescaler, que uno es mejor opción?(Fref es 26MHz, cuando se usa prescaler 16/17, la Fref está dividido por 4).

 
¿Puede alguien ayudarme?
Y otra pregunta.¿Cómo diseñar los separadores (P_counter y S_counter) después de prescaler?I significa utilizar los códigos de verilog o diseño por mí mismo?Y los contadores son de tipo síncrono o asychronous?

 

Welcome to EDABoard.com

Sponsor

Back
Top