D
dynamicdude
Guest
¿Cuál es el procedimiento de la escritura de código synthesisable para un bloque que lleva a cabo manipulaciones de 3 dimensiones .. ¿Es posible en VHDL??Me refiero a lo que se recibe como síntesis.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
B
brianhe
Guest
De la causa, VHDL puede hacer esto.En realidad, el diseño de tal HW, VHDL / Verdilog se utiliza.
Pero el gran problema es de algorigthem-> Arquitectura-> código RTL-> Diseño
Chip de gráficos es muy, muy complejo, con frecuencia contiene millones de puertas.
Su función no está a una manzana puede hacer.
En cuanto a la algorithem, OpenGL estándar es una buena referencia.
Pero el gran problema es de algorigthem-> Arquitectura-> código RTL-> Diseño
Chip de gráficos es muy, muy complejo, con frecuencia contiene millones de puertas.
Su función no está a una manzana puede hacer.
En cuanto a la algorithem, OpenGL estándar es una buena referencia.
D
dynamicdude
Guest
Oh, ¿verdad?¿Puede dar una idea de la forma en 3D por hardware se sintetiza .. por ejemplo, si estoy ejecutando un bucle de transformación 3D en VHDL ..
Wil lo que el aspecto hardware como?
Incluso intenté C .. Traductores VHDL, pero dan error de registro de decir que las asas son inviables ..
Wil lo que el aspecto hardware como?
Incluso intenté C .. Traductores VHDL, pero dan error de registro de decir que las asas son inviables ..