FPGA formatos de archivo

C

Cherin

Guest
¿Cuáles son los diferentes formatos de archivo utilizados con FPGAs
Alguien me dijo que las empresas mantienen en secreto.

 
Estimado Cherin
Creo que los formatos de archivo dependen del software y el lenguaje que u se using.for ejemplo, si el uso u VHDL el formato de archivo puede ser ". vhd"

 
Archivo de entrada de diseño son generalmente de lectura mecánica (VHDL o Verilog definición de la lógica, la cartografía de pines, limitaciones de tiempo, bancos de prueba).

) are distributed as encrypted files, only readable by the design compiler that knows a secret key.

A veces las unidades de diseño (núcleos de IP)
se distribuyen como archivos de cifrado, sólo legible por el compilador de diseño que sabe una clave secreta.

La producción de diseño, especialmente el flujo de bits utilizados para la configuración de FPGA generalmente no es legible y su significado es indocumentado.

.

También la estructura exacta del hardware FPGA, por ejemplo, el diseño de la configuración de los recursos controlados por el mencionado flujo de bits se
guarda como un secreto.Los resultados intermedios como la netlist compilados están disponibles como archivos de texto para la simulación con herramientas de terceros.

 
Tengo la intención de construir un programador FPGA
Así que necesito para extraer la información fusebit de 'un archivo de salida y enviarlo en la secuencia correcta en la FPGA.

U mencionó que el flujo de bits utilizados para la configuración de FPGA no es legible y que no está documentado el formato.

U podría decirme el archivo de extensión?[etc. Jed para algunos CPLDs]

 
Cherin Hi poco, si usted se refiere a Xilinx, el 'bitstream' están los nombres de archivo *. bin o *..Ellos son casi idénticos.El valor predeterminado de archivo *. poco simplemente añade una cabecera pequeña.Usted puede transmitir el contenido del archivo directamente a una FPGA a través de JTAG, o serie, o técnicas paralelas.No hay ningún archivo de descodificación necesaria.Para más información, consulte la "Guía de Configuración de usuario" para su tipo de FPGA en particular.

Si usted desea entender los datos en el bit de archivo *. o *. bin, entonces eso es información de propiedad de Xilinx.

 
was related to the meaning of the data.

No se puede leer
está relacionado con el significado de los datos.Se puede utilizar para la configuración como se documenta por el fabricante.
respectively flash memory.

FPGA suelen tener una configuración basada en SRAM volátiles y no utilizar los bits
de memoria flash fusible,
respectivamente.Para estos, un programador de FPGA sería de uso limitado.

Dispositivos con una configuración no volátil, por ejemplo, todos CPLD y algunas FPGA, por lo general permiten JTAG de programación de la producción de herramientas de terceros con métodos documentados, en su mayoría de acuerdo con IEEE 1352 estándar.

 
Hallo FVM,
podría por favor explique qué se entiende por "la estructura exacta del hardware FPGA, por ejemplo, el diseño de la configuración de los recursos controlados por el mencionado flujo de bits", precisamente "los recursos de configuración".

también será muy agradecido si usted ha mencionado la extensión de los archivos siguientes:
SystemVerilog
asignación de pines,
limitaciones de tiempo,
bancos de pruebas,
Núcleos de propiedad intelectual

La producción de diseño

Los resultados intermedios

 
Cuando programa un circuito lógico simple a una FPGA, por ejemplo, dos pins de entrada son enviados a una celda de la lógica, el resultado se encamina a un pin de salida, una gran cantidad de recursos de configuración está en juego.A veces estos recursos están simbolizados como conmutadores en un esquema funcional FPGA, pero sobre todo, su funcionamiento no es hemos mencionado de manera explícita.Todos estos recursos de configuración son programados por el flujo de bits de configuración, pero no encontrará manucturers literatura que explica cómo funciona exactamente esta configuración (respectivamente, no vi todavía).¿Cómo imaginar una configuración de conexión en una FPGA?¿Tiene los cables conectados por tres estados topes como en un plano trasero de ordenador (probablemente no), o más bien una cadena de conexiones adicionales con multiplexores en el medio (más probable).

 
muhammad_ali, Si usted se refiere a las herramientas de Xilinx ISE, a continuación, algunas de sus respuestas sobre las extensiones de nombre de archivo se pueden encontrar en el Apéndice A del "Sistema de desarrollo de Guía de Referencia":
http://toolbox.xilinx.com/docsan/xilinx10/books/docs/dev/dev.pdf

 
http://toolbox.xilinx.com/docsan/xilinx10/books/docs/dev/dev.pdf

En el Apéndice A del pdf anterior, se menciona que tenemos que descargar el contenido del archivo. Jed archivo a la FPGA.

Para. Bits es la descripción de "Descargar archivo de acceso indirecto para los productos que contienen toda la información de configuración desde el archivo de las ENT"

No se menciona nada sobre el. Bin file

Esta información parece una contradicción con echo47 de entrada anteriorAlta después de 49 minutos:Siendo más específico ...

Si me limito a sólo la familia de los FPGA Xilinx Spartan, que archivo debo descargar directamente a un programador JTAG que voy a hacer?

 
Compruebe el Apéndice A de nuevo.JED archivos son creados por la utilidad que es para CPLDfit CPLDs, no FPGAs.

Es cierto que el Apéndice A no dice específicamente que los archivos de un bit son para FPGA, y deja de mencionar los archivos bin.Xilinx le gusta dispersión información útil en toda su documentación.Véase la página 309 de la Guía de Desarrollo de Sistemas de Referencia para un poco más de información acerca de bits y archivos de secuencia de bits bin.

Puede descargar cualquiera de bits o archivos a través de bin JTAG directamente al Spartan u otros dispositivos de Xilinx FPGA.He escrito una utilidad JTAG pequeño que hace exactamente eso, mediante una interfaz de puerto paralelo.(Lo escribí para una empresa, lo siento que no puedo compartirlo.) Usted tendrá que emitir los comandos JTAG correcta para que el FPGA aceptará su flujo de bits de datos.La secuencia de comandos se describe (pero quizás no totalmente) en la Guía de Configuración de usuario para su tipo de FPGA.Para encontrar el capítulo correcto, busque en el manual para el JPROGRAM palabra.

A veces uso iMPACT para generar un archivo SVF (JTAG una secuencia de comandos y respuestas), y luego estudiar ese archivo para comprender mejor la secuencia requerida por una operación de FPGA en particular.Su programa podría analizar y ejecutar un archivo SVF adecuados para configurar la FPGA.

Yo prefiero usar bin, a pesar de la FPGA de ignorar el encabezado al principio del archivo de bits.

¿Quiere decir espartano, o Spartan-II, o Spartan-3?
Aquí está el Spartan-3 Generación de configuración Guía del usuario.La información de programación JTAG comienza en el capítulo 9, página 187:
http://www.xilinx.com/support/documentation/user_guides/ug332.pdf

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top