favor, ayuda tratando de encontrar un diseño para hacer eso ......

[Sr. Anderson]

...... este es el concepto de la operación para el circuito me loooking para ..... traté de poner en práctica los interruptores con algunas configuraciones diferentes PMOS, pero no funcionó.Tuve problemas con los voltajes de nivel de carga (I thn esperados inferiores) dada por las fuentes de energía 2, la batería y la tensión externa.En realidad, la carga es la entrada de un regulador de voltaje de 3.3V chip.Cualquiera sabe cualquier diseño de circuito o chip para obtener la misma operación?

 

[Kral]

Hay varias cosas a considerar:
1
La puerta de la magnitud del voltaje de la fuente debe ser mayor que la Vgs nominal (en) Evaluación de la FET.La cantidad que usted necesita para superar la Vgs (en) Evaluación es aproximadamente igual a: = DeltaV iload / EFP, donde GFS es el minimumum nominal adelante transconductancia del FET.Ejemplo:
.Vgs (on) =-2V
.Iload = 10 amperios
.GFS = 5
Entonces
.Vgs debe ser al menos -2 a 10 / 5 =-4V.
2
La saturación actual (frente a la actual, en la curva de consumo de corriente Vgs aplana) debe ser mayor que la corriente de carga máxima.Mira la ficha de datos de las curvas para determinar esto.
3
Puesto que usted está trabajando con una fuente de tensiones positivas y de carga, que sería más fácil diseñar un circuito de conmutación que usa NMOS FET.De esta forma el Vgs para el estado "encendido" sería positivo.
Recuerdos,
JonAlta después de 1 minuto:Hay varias cosas a considerar:
1
La puerta de la magnitud del voltaje de la fuente debe ser mayor que la Vgs nominal (en) Evaluación de la FET.La cantidad que usted necesita para superar la Vgs (en) Evaluación es aproximadamente igual a: = DeltaV iload / EFP, donde GFS es el minimumum nominal adelante transconductancia del FET.Ejemplo:
.Vgs (on) =-2V
.Iload = 10 amperios
.GFS = 5
Entonces
.Vgs debe ser al menos -2 - 10/50 =-4V.
2
La saturación actual (actual donde el consumo de corriente vs Vgs aplana) debe ser mayor que la corriente de carga máxima.
.
Puesto que usted está trabajando con una fuente de tensiones positivas y de carga, podría ser más fácil diseñar un circuito de conmutación que usa NMOS FET.De esta forma el Vgs sería positivo.
Recuerdos,
Jon