Escenario - corto en las patillas FPGA

[thiagu_comp]

Hola,
Esta es una pregunta desde el punto de vista del comportamiento eléctrico.¿Qué pasará cuando 2 pines de salida de la FPGA se corta y la lógica de conducción COMPLEMENTARIAS?Permite considerar que los 2 pines son LVCMOS.Una lógica de conducción elevada y la lógica de otras bajas.¿Es como un poder-GND corto, ya que no hay cargas, excepto el paso de los transistores CMOS en el camino?¿Existen circuitos de protección disponibles en la FPGA (Xilinx)?Veo que hay algunos diodos de EDS en la arquitectura de IOB de Xilinx Spartan3E.¿Será esto de ninguna ayuda en esta condición?

 

[farhada]

Hola,
Mi experiencia personal es que la mayoría de los controladores de salida de la FPGA son bastante rígidas y tolerar a ser en corto el tiempo que están en el mismo nivel, pero si usted tiene normas diferentes para los pines, puede dañar el controlador de salida de la la conducción en alto si la corriente excede el rango máximo de la patilla.

¡Salud!,
/ Farhad