error en la SIM modelo II 5.6E

M

MRFGUY

Guest
¿Por qué este código se parece a mí el programa verilog incluso simples.Cada vez que tengo que volver a abrir. V archivo y encontrar un montón de definir (que nunca me clave en) y eliminar.

las siguientes son algunas de advertencia:

TENCIÓN [10]: tbw.tfw (21): mal nombre en la definición de macro: 3
# WARNING [10]: tbw.tfw (23): mal nombre en la definición de macro: 7
# WARNING [10]: tbw.tfw (24): mal nombre en la definición de macro: 4
# WARNING [10]: tbw.tfw (26): mal nombre en la definición de macro: 7
# WARNING [10]: tbw.tfw (35): mal nombre en la definición de macro: 4
# WARNING [10]: tbw.tfw (5

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Fresco" border="0" />

: Mal nombre en la definición de macro: 1
# WARNING [10]: tbw.tfw (61): mal nombre en la definición de macro: 7
# WARNING [10]: tbw.tfw (62): mal nombre en la definición de macro: 9

 
O ur utilizando algunas palabras reservadas para verilog o portar algún tipo de problema.Sólo se puede pegar u ur código?

 
Sparc escribió:

O ur utilizando algunas palabras reservadas para verilog o portar algún tipo de problema.
Sólo se puede pegar u ur código?
 
Se ha olvidado de declarar qué tipo (reg o cable) A, B, C, D, Y son y si son los autobuses o no.

 
ADAP escribió:

Se ha olvidado de declarar qué tipo (reg o cable) A, B, C, D, Y son y si son los autobuses o no.
 
Si esto es ur único código, entonces no hay ningún problema en el código de Ur, que funciona bien para mí en ambas awa ModelSim6.0a ModelSim5.7e.¿Cuál es su banco de pruebas?

 
Usted está tratando de compilar código ur con lib OVL lo que parece!
Please Check!
Pruebe los siguientes comandos simples

test1.v vlog

Cuando test1.v contiene código ur informados aquí!

 
Aquí está mi banco de pruebas.
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
nand_gates escribió:

Usted está tratando de compilar código ur con lib OVL lo que parece!

Please Check!

Pruebe los siguientes comandos simplestest1.v vlogCuando test1.v contiene código ur informados aquí!
 
Hola,
Tengo el problema.Aquí estoy enviando el TestCode corregido.He eliminado
el test1tbw.tbw archivo inútil!
Unrar y ejecutarlo usando los siguientes pasos

1.trabajo vlib
2.vlog test1tbw.tfw test1.v
3.banco de pruebas y VSIM
4.En VSIM dar pronta siguiente comando
a.do fuente
5.Hecho!
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top