ENT a verilog

[fa1364]

hola.
Por favor, dígame cómo puedo convertir el archivo de las ENT final a verilog y simular en ModelSim?

 

[echo47]

Corro Xilinx ISE de la línea de comando no, Gerente de Proyecto.Puedo usar este comando para leer el netlist enviados de mi proyecto "top" de mi "construir" la carpeta, y escribir el post-Verilog ruta a una carpeta llamada "post":
NetGen-SIM-intstyle silent-verilog ofmt-ismo construir \ top-NGM construir \ top_map-w-post dir