Detección de flanco de reloj

[DAK-ju]

Quiero detectar el si el flanco ascendente de la señal 2 se sincroniza con el ascendente o descendente de la señal 1. (Por favor consulte consulte el cuadro adjunto)

Así que necesito un diseño lógico para su ejecución.S1 y S2 son de entrada a mi sistema de
En realidad necesito desplazar la señal s2 por un período completo de s1 con independencia de si (S2) se captura en el aumento / descendente de S1.
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 

[eeeraghu]

La salida de aquí es puramente dependiente de la S2 de la señal, así que cuando hay un evento en s1, s2 debe dar lugar a
es decir, según el diagrama de la señal de S2 es propenso a cualquiera de sus bordes positivos o evento extremo negativo.
Así que la lógica sería que la U tiene que chexk la señal de S2 con referencia a la s1 evento provocado.

 

[bromista]

Creo que esto es difícil de diseñar,

tal vez usted debe proporcionar otra aplicación

información, entonces podemos ofrecer otro tipo de

el método para tratar el problema que usted enfrenta.saludos cordiales
dak-ju escribió:

Quiero detectar el si el flanco ascendente de la señal 2 se sincroniza con el ascendente o descendente de la señal 1. (Por favor consulte consulte el cuadro adjunto)Así que necesito un diseño lógico para su ejecución.

 

[markd]

debe crear la señal s1x2 que dos veces más rápido que s1
s2 y muestra en cada flanco de subida de s1x2

Espero que esto ayude.

 

[Amarnath]

Creo que es SIMPLE.DO IT Este WAY.FOR detectar si en el borde positivo de ambas señales se sincronizan

S1 -------------------
S2-INV-INV-INV ---
De esta manera, CANAL LAS SEÑALES DE UNA U GATE.NOW Y OBTENER UNA SEÑAL DE CONTROL PARA EGDE Postive SYNCHRONISATION.FOR NEGATIVO EDGE SYNC Basta con utilizar el mismo principio, PERO EL CANAL señales a un NOR U GATE.NOW HAN ambas señales de control - o ELLOS LLEGAR A FINAL DE CONTROL DE LA SEÑAL.

Refiere
Amarnath

 

[abhishek_elec]

Dar S2 al pin CLK de 2 flip-flops, uno disparado por flanco ascendente y el borde de la caída de otros disparado.
Dar S1 a los pines de datos tanto de los fracasos.

La Q de flops se dan a una puerta NOR y la O / P de NOR dirá si S2 se encuentra sincronizada con ascendente o descendente de S1.
Si S2 es el aumento de borde sincronizado, o / p => 1
más o / p => 0.

 

[Thomson]

Creo que alguna información adicional acerca de estas dos señales son obligatorios!En mi conocimiento, que si estas señales de entrada son intrinsiclly syncrhonously generados por otros módulos, entonces sólo la diferencia de retraso de estas dos señales se tendrán en cuenta!Para funcionar correctamente, esto se demora S2 más largo que el S1.

Si estas dos señales son asincrónicas, entonces el comparsion simple de estas dos señales se generan metaestabilidad de modo que un sincronizador de 2DDF se utilizará.que es imposible que usted no tiene idea de estas dos señales en el diseño de lógica digital.