Core Design Limited limitada y Pad

S

Sharu

Guest
¿Qué es el Core Design Limited limitada y Pad?que uno es bueno?
¿por qué?

 
Si tienes alguna constaint sobre la zona de memoria, y luego ir a la limitada base de diseño, y viceversa.para más detalles lea MJ Smith y el diseño ASIC ASIC con SOC, "yo olvidé el nombre del autor".
ambos tipos de técnica de relleno está relacionado con constaint área de un chip y el consumo de energía pequeñas también.

 
Diseño de notas limitada significa que su diseño ha almohadillas demasiados, por lo que el área de silicio no se utiliza plenamente.Esto no es rentable.Para solucionar esto, agregue la función a su diseño o tratar de encontrar lib
/ S con un tono más fino pad, o el uso apilados pad, o la solución de flip-chip.

Core limitada es al revés.Creo que la mayoría de los diseños son básicos limitados.

 
PAD es beneficiosa para el chip de prueba, usted hace pueden lotes de pines para estrobo dentro del chip,
Núcleo limitado es bueno para la económica, no se pierda su muerte.
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
Roger escribió:

PAD es beneficiosa para el chip de prueba, usted hace pueden lotes de pines para estrobo dentro del chip,

Núcleo limitado es bueno para la económica, no se pierda su muerte.
 
diseño de plataforma de la zona limitada es el chip está determinada por pad periférica.

Design Limited es la zona núcleo del chip está determinado por muestreo de áreas Core.

Si un diseño que muchos alfileres y menos lógica, entonces es el área puede ser determinado por

pad, si un diseño tiene menos pines y un montón de lógica, entonces es el área que determine

por zona Núcleo.Ninguno es bueno o malo, todo depende de requisitos de diseño.Sharu escribió:

¿Qué es el Core Design Limited limitada y Pad?
que uno es bueno?

¿por qué?
 
Básicos limitados, la zona lógica de la base es la sección de mosr de la forma die.other alrededor.Es bueno para Econimical.
De diseño de notas con medios limitados de diseño ur dispone de topes de muchos, de modo que el silicio no se utilizan plenamente.Esto no es rentable.Para solucionar esto, agregue la función a su diseño, como lógica de la prueba, o tratar de encontrar lib
/ S con un tono más fino pad, o el uso apilados pad, o la solución de flip chip.

 

Welcome to EDABoard.com

Sponsor

Back
Top