P
pseudockb
Guest
Hola, soy SC muestra el diseño de un circuito y como se muestra en la siguiente imagen.Cuando utiliza una gran celebración de 1PF tope, la salida de la opamp toma más tiempo en establecerse en la fase 1.Además, la salida durante la fase 2 parece desviarse más del valor de la muestra ideal.¿Podría por favor alguien que me explique?He conectado el resultado de simulación para la celebración de la tapa de 100f y 1PF.Gracias