condensador de conmutación de circuito y muestra

P

pseudockb

Guest
Hola, soy SC muestra el diseño de un circuito y como se muestra en la siguiente imagen.Cuando utiliza una gran celebración de 1PF tope, la salida de la opamp toma más tiempo en establecerse en la fase 1.Además, la salida durante la fase 2 parece desviarse más del valor de la muestra ideal.¿Podría por favor alguien que me explique?He conectado el resultado de simulación para la celebración de la tapa de 100f y 1PF.Gracias

 
Estimado pseudockb,
1.Como Sunking mencionado, tal vez su problema proviene de la fase inferior del margen de amplificador.;
2.Asesorar a prestar atención a la CMFB del amplificador., Puede adoptar CMFB ideal y simular el SC S / H circuito nuevo para encontrar si el problema se puede resolver.
Haga la prueba!

Bg,

 
De acuerdo con sunking.comprobar su primera fase de margen

 
Gracias a todos por las valiosas aportaciones!

Otra cuestión de mí de nuevo.
De lo que veo, la carga capacitiva que ve la OTA durante la fase 1 no es más que la carga capacitiva (CL) en el nodo de salida, mientras que en la fase 2, el OTA considera que una carga que es una combinación paralela de la explotación condensador (CH) y la carga capacitiva.Suponiendo que ahora debe ser CH 5PF para satisfacer las necesidades de muestreo de ruido y CL es 100fF, parece difícil concebir un OTA fase que tiene suficiente margen de ganancia y ancho de banda de productos, tanto en condiciones de carga.¿Hay una arquitectura OTA que tiene un margen de fase independiente de la condición de carga o cualquier otra forma de resolver esto?Muchas gracias.

 
si la compensación de s / h del circuito es muy grande, dc ganancia de la OTA es un poco pequeño.en general, la ganancia es más 120DB.about usted?PM en la primera (fase de margen) de OTA deberá ser suficiente.

 

Welcome to EDABoard.com

Sponsor

Back
Top