comparador Offset

[suhas_shiv]

Hi All,
Tengo una pregunta respecto de comparación compensado en Pipeline ADC.¿Cuál es el desplazamiento máximo de U puede tolerar con y sin corrección de errores digital?

Libros que he leído dicen -Vref / 4, con corrección de errores.Supongamos que mi entrada es 1V señal diferencial, lo que significa compensar máximo tolerable es de -0.125V (desde Vref = 0.5V y Vref / 4 = 0.125V).Gracias por la ayuda.

 

[Vamsi Mocherla]

Estimado Suhas

Creo que depende del número de bits a resolver en cada etapa de la tubería.Vref / 4 se aplicará a cerca de 2 bits por etapa, si no estoy equivocado.Además, el aumento de residuos es también fundamental en la definición de la necesaria compensación.

 

[suhas_shiv]

Estoy utilizando la arquitectura 1.5bits por etapa y por lo tanto la ganancia en cada etapa sería 2.

 

[Vamsi Mocherla]

Entonces sería necesario compensar la limitación a unos Vref / 4 para su comparadores

 

[mirlos]

Vamsi Mocherla escribió:

Entonces sería necesario compensar la limitación a unos Vref / 4 para su comparadores