clcok sincronización

P

pd_vlsi

Guest
hola

¿Qué es la sincronización del reloj en un ASIC?gracias!!!

 
Es una tecnología utilizada para la optimización de energía.Para obtener más información, por favor vaya a PRIMEPOWER o usuario powercompiler manual.

 
pd_vlsi Hola,

la mejor manera de conocer la sincronización de reloj de hormigas y cómo se puede implementar para un diseño a nivel RTL, por favor vaya compilador de diseño manual ..hay algunos muy buenos artículos reloj sincronización ....

Wat en resumen, podemos decir que la sincronización del reloj ABT es:
Con el fin de reducir la dinámica de cambio de r dessipation poder a un grupo de flip-flops en un diseño puede ser cerrada con una compuerta appropraite circuitos ..Esto significa que si un FF con un MUX que retroalimenta los datos Wen no hay nuevos datos .. el MUX será reemplazado con un CKT CG ..Wen es transperent que nunca, hay cambio de datos sobre líneas de datos y desconectar el reloj de otro sabio el consiguiente ahorro dinámica powr ..
let me know if u quiero más ...suresh
Lo sentimos, pero es necesario iniciar sesión para ver este archivo adjunto

 
Hello / investigación y otros !!!!!!U le dijo a la sincronización de reloj a nivel RTL .... venir a nivel físico para el diseño pshyical Engg .... lo que él / ella puede hacer de la sincronización del reloj .... supongo U Got My HW punto importante es la sincronización del reloj con respecto a a un diseño físico Engg ........¡Gracias!

 
sincronización de reloj es un enfoque systemitec para reducir el consumo de energía.
que afectará el procesador de síntesis y el lugar y el diseño.

 
¿Cómo va a afectar a la sincronización del reloj desplazamiento de reloj?

 
hi Gliss.

La sincronización de reloj offcouse efecto de la inclinación.ya que en cualquier momento si hay nuevos datos disponibles el wil circuitos de inhibición tienen que pasar los datos a la entrada de la FF y hay un retraso a causa de CGckt.y por lo tanto, esto podría llevar a sesgar reloj ...

suresh

 
sincronización de reloj a reloj puerta para powersaving

 
sincronización de reloj es un enfoque systemitec para reducir el consumo de energía.
Utiliza el pestillo para eliminar fallo.

 
Gliss escribió:

¿Cómo va a afectar a la sincronización del reloj desplazamiento de reloj?
 
guapo escribió:Gliss escribió:

¿Cómo va a afectar a la sincronización del reloj desplazamiento de reloj?
 
Hola Gliss

Bueno, sí ..desde clockgating utilizando DC donde CG puede initialiased que la herramienta puede poner algunos topes para el reloj más rápido a fin de contrarrestar los caminos clockgated ..aunque no estoy muy claro de esto ...suresh

 

Welcome to EDABoard.com

Sponsor

Back
Top