E
ericjohnson
Guest
¿Puede alguien por favor proporcione alguna referencia buena sobre la forma de diseño del circuito de corrección de errores para 1.5b/stage pipeline ADC?Si la topología de circuitos detallados / esquemática se puede prestar, que será muy apreciada!