S
stsiligg
Guest
Quiero callibrate un PLL (74HC4046AN) como parte de un demodulador MFSK para mi tesis de diploma.
17 frecuencias diferentes que corresponden a 17 diferentes voltajes analógicos entrar en la fase de
comparación.El bloqueo de PLL que cada vez con una frecuencia diferente.He tryed cualquier
combinación de filtro RC, pero el mejor resultado es, como se muestra en esta imagen (images.elektroda.net/14_1159529006.JPG).
¿Hay alguna manera de tener una mejor señal?Cualquier ayuda?
17 frecuencias diferentes que corresponden a 17 diferentes voltajes analógicos entrar en la fase de
comparación.El bloqueo de PLL que cada vez con una frecuencia diferente.He tryed cualquier
combinación de filtro RC, pero el mejor resultado es, como se muestra en esta imagen (images.elektroda.net/14_1159529006.JPG).
¿Hay alguna manera de tener una mejor señal?Cualquier ayuda?