Cadenas DFT de interconexión

[LDM]

Hola a todos,

Estoy buscando una metodología, que podría permitir a la conexión entre las cadenas de escaneo en un chip.La interconexión debe hacerse en una jerarquía superior.Los relojes de las cadenas no está equilibrado por los proveedores.

Cualquier idias / docs?

Muchas gracias,
LDM

 

[xysafety]

¿Te refieres a volver a utilizar la exploración en exploración y de salida de la señal?

 

[newcpu]

La conexión entre las cadenas de exploración puede ser el Misson de herramientas EDA.

 

[Anjali]

costura de la cadena de exploración se hará de nuevo a nivel de chip.

 

[LDM]

Sí, estoy a la costura ...

¿Qué normas de hacerlo en un nivel de chip?¿Cómo escanear las cadenas deben estar conectados entre sí?

¿Qué tal un reloj de prueba en un nivel de chip?

¿Cómo se calcula el número máximo de FF que se pueden conectar a un solo escaneo de la cadena?

Supongo que si una cadena demasiado larga (FF demasiados's), entonces muy difícil de equilibrar un reloj de prueba para esa cadena.¿Existen otras técnicas de exploración de largo las cadenas sin equilibrar un reloj de prueba?

 

[lihui002]

tal vez usted lo define demasiados parámetros para el análisis de la cadena, y algunos de ellos son exclusivos.tales como la longitud de la cadena de exploración y exploración contador de la cadena.sólo se puede definir una de ellas.
Si se define más de un reloj de prueba, cuando el equilibrio, usted debe cuidar reloj mezcla o no.