V
vahidkh6222
Guest
Hola a todos
Necesito saber, ¿cómo puedo limitar una restricción del reloj a sólo zonas limitadas de codr VHDL.
i ejemplo, tienen una señal clock50M para un filtro CIC.
Quiero a las redes de restricción de las regiones antes de la disminución de resolución.
después de la disminución de resolución ya no hay necesidad de lograr la eficiencia 50Mhz de reloj, porque la lógica de las obras restantes en una tasa de 50M/300 (aunque tienen el mismo reloj región, pero tienen una señal new_data que controla la tasa real)
He intentado utilizar el nombre diferente para el mismo reloj, pero XST sólo elimina el nombre diferente, ya que en realidad eran los mismos ...
entonces ¿cómo puede restricción sólo las redes antes de la disminución de resolución (mi diseño es muy grande así que es muy difícil conocer a 50Mhz restricción para todas las redes)
Perdone mi Inglés, y gracias de antemano
Necesito saber, ¿cómo puedo limitar una restricción del reloj a sólo zonas limitadas de codr VHDL.
i ejemplo, tienen una señal clock50M para un filtro CIC.
Quiero a las redes de restricción de las regiones antes de la disminución de resolución.
después de la disminución de resolución ya no hay necesidad de lograr la eficiencia 50Mhz de reloj, porque la lógica de las obras restantes en una tasa de 50M/300 (aunque tienen el mismo reloj región, pero tienen una señal new_data que controla la tasa real)
He intentado utilizar el nombre diferente para el mismo reloj, pero XST sólo elimina el nombre diferente, ya que en realidad eran los mismos ...
entonces ¿cómo puede restricción sólo las redes antes de la disminución de resolución (mi diseño es muy grande así que es muy difícil conocer a 50Mhz restricción para todas las redes)
Perdone mi Inglés, y gracias de antemano