Backannotation y Resimulation

Z

zanahoria

Guest
Hola

¿Cuál es la differnce entre Backannotation y Resimulation?

 
backannotation es el proceso de extracción de los parásitos de la netlist después de encaminamiento se ha hecho y la introducción de estos retrasos en la netlist.

Resimulation (espero que te refieres gatelevel de simulación) es el proceso donde el testcases utilizado antes de flujo de diseño físico se utiliza para comprobar el calendario de la netlist actualizado.

 
hola,
¿Cuál es la resimulation?
en cuanto a backannotation, significa poner sdf retraso en el alambre netlist.

 
hola linuxluo, tengo una pregunta.exactamente lo que se hace en LVS?y cuál es el propósito de ERC?uno de ellos parece redundante para mí.si el netlist especias extraídos Coincide con la disposición, no significa que la normativa eléctrica también se cumplan?

 
Mayor parte del tiempo no necesita ejecutar ERC por separado.ahora algunos comandos ERC puede escribir en LVS, LVS y la base de datos relacionados con resultado incluirá resultado ERC.
Muchos de fundición no suministra norma CEI ahora, y también herramientas tiene esta tendencia.

Costumbre completo basado en:
puede seguir República Democrática del Congo-> ERC-> secuencia LVS: Ver ERC antes de LVS se ahorrará tiempo, debido a puerta flotante, metal flotante, no conectado a la alimentación / tierra puede encontrar directamente, como hacer República Democrática del Congo.

 

Welcome to EDABoard.com

Sponsor

Back
Top