Ayuda ADC ATMEGA8535

E

EX4

Guest
Lo siento si este tema se han publicado
¿Alguien puede decirme cómo cambiar la selección de canal en ADMUX en ATMEGA8535 en la manera correcta???
He estado intentando todo, pero siempre stucks en el primer canal (puedo leer todos los ocho canales sequently pero en la primera lectura siempre recibe un número aleatorio, que debe ser el valor ADC0)

<img src="http://www.edaboard.com/images/smiles/icon_sad.gif" alt="Triste" border="0" />el mío es como esta:

-conjunto de canales ADC = 0
a introducir en ella a ADMUX
a habilitar el ADC y la creación de otros en ADCSRA
de espera para ADIF Bandera hasta que se puso
a leer el ADCL y ADCH
-Enviar a USART
en el canal de incremento
-volver al escalón más alto

funciona, pero la primera conversión siempre muestran ??????? de números aleatorios
¿Alguien tiene alguna idea????Alta después de 8 minutos:Lo siento por los errores:
Volver al principio Paso, me refiero a entrar en la nueva configuración de ADMUX con una selección de canales nuevos
graciasAlta después de 42 segundos:Lo siento por los errores:
Volver al principio Paso, me refiero a entrar en la nueva configuración de ADMUX con una selección de canales nuevos
gracias

 
¿Ha establecido el bit 5 (UnaFecha) del registro de ADCSRA y ADTS2: 0 en SFIOR gratis ejecutando 000?
En caso afirmativo intentar una conversión para los 8 canales con este bit despejado.
Recuerde bit 6 (ADSC) cada vez que desee iniciar una conversión en el modo de conversión individual.
Usted puede intentar reducir un poco el reloj de 200KHz ADC, también.

Tal vez los ingenieros de la Atmel no logró resolver la vieja cuestión de AT90S8535 y los errores son heredados en el nuevo diseño.
Me dijo que tal vez ya no es una fe de erratas para ATMEGA8535 en el sitio web de Atmel.

Lea la hoja de edad fe de erratas para AT90S8535: http://www.atmel.com/dyn/resources/prod_documents/DOC1657.PDFIncorrecta cambios del canal en modo de ejecución libre
Si el ADC opera en modo de ejecución libre y los canales se cambian por escritode ADMUX poco después de la bandera de interrupción ADC (ADIF en ADCSR) se establece, la nuevapuesta en ADMUX pueden afectar a la conversión continua.

Problema Fix / Solución
Uso individual modo de conversión cuando el rastreo de canales, o evitar el cambioADMUX hasta por lo menos 0,5 ciclos de reloj después de ADC ADIF va alto.Si utiliza 200KHz para el reloj de 0,5 ADC ADC significa 2,5 uS.
Había notado en su flujo de programa que después de establecer marca ADIF, leer el ADCL y ADCH, enviar a UART y luego introduzca el nuevo valor ADMUX con una selección de canal nuevo.
Creo que el tiempo necesario para todas estas instrucciones cae abajo 2,5 uS (si utiliza un reloj más bajas ADC luego las cosas se ponen peor) (obvio, siempre que usted no espere hasta que el bit UDRE).Trate de esperar un poco después de leer ADCL y registros ADCH o poco después de enviar los valores a UART.

Sin embargo, ¿por qué sólo cuando el cambio en el primer canal?
Sólo Atmel lo sabe!

 
es el voltaje de -0,7 Vcc a 5Vdc seguro para ADC en ATMEGA8535???

 
De acuerdo con los parámetros máximos absolutos de la tensión en cualquier pin con respecto al suelo es -0,5 V a Vcc 0,5 V
En esta gama creo que es seguro, incluso para las entradas ADC.

 
Salam,

Estos archivos pueden ayudar u

http://www.atmel.com/dyn/resources/prod_documents/avr120.PDF
http://www.atmel.com/dyn/resources/prod_documents/avr401.PDF

Espero haber ayudado a U

 
Tomado de la nota de aplicación Atmel:
Cita:

Independientemente del modo de conversión, los voltajes de entrada en cualquier canal debe permanecer

.
entre GND y AVCC.En la conversión simple ........ El ADC de 10-bit del AVR por lo tanto se convierte continua

to discrete output values from 0 to 1023.
voltajes de entrada de GND a VREF
a los valores de salida discreta de 0 a 1023.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top