D
deepa
Guest
Este es un código simple de un multiplexor * 1 mux 8, utilizando 4 * 1 muxes.how puedo cambiar esto para acheive reconfiguración dinámica .. por favor me ayude en este módulo tema mux8_to_1 (i0, i1, i2, i3, i4, i5 , i6, i7, s0, s1, s2, o); entrada i0, i1, i2, i3, i4, i5, i6, i7, s0, s1, s2, y la salida o; reg o; reg mux_out1, mux_out2; MUX4_to_1 m1 (i0, i1, i2, i3, s0, s1, mux_out1); MUX4_to_1 m2 (i4, i5, i6, i7, s0, s1, mux_out2); mux2_to_1 m3 (mux_out1, mux_out2, s2, o) / / # # # Por favor, inicie su código Verilog aquí # # # endmodule módulo MUX4_to_1 (i0, i1, i2, i3, s0, s1, o) / / # # # Por favor, inicie su código Verilog aquí # # # entrada i0, i1, i2, i3, y la salida o; entrada s0, s1, alambre d0, d1, d2, d3, alambre o; asignar d0 = ~ s0 & ~ s1 &i0; asignar d1 = ~ s0 y s1 &i1; d2 assign = s0 & ~ s1 &i2; asignación d3 = s0 y s1 &i3; asignación o = d0 | d1 | d2 | d3; módulo endmodule mux2_to_1 (i0, i1, s, o); entrada i0, i1, s, y la salida o; alambre o; asignar o = (i0 & ~ s) | (i1 + s); / / # # # Por favor, inicie su código Verilog aquí # # # endmodule