atributo y Allias

M

master_picengineer

Guest
¿Qué es el atributo y Allias en VHDL.
Sírvanse proporcionar un ejemplo.
¿Son estas instrucciones reconocidos por la herramienta de síntesis como DC?
Gracias

 
Un atributo proporciona información acerca de los objetos VHDL como señales.
Longitud correcta Algunos de ellos son synthesizeable como "izquierda", mientras que otros no lo son, como "imagen retardada".
Alias es otro nombre dado a una señal de "legibilidad".Yo creo que será ignorado por las herramientas de síntesis.
Kr,
Avi
[http://www.vlsiip.com / img]

 
Thanks you Avimit.
¡Salud!,
Master_Pic_Engineer

 

Welcome to EDABoard.com

Sponsor

Back
Top